2021-09-07 17:57:18 -05:00
// SPDX-License-Identifier: GPL-2.0
//
// cs35l41-tables.c -- CS35L41 ALSA SoC audio driver
//
// Copyright 2017-2021 Cirrus Logic, Inc.
//
// Author: David Rhodes <david.rhodes@cirrus.com>
# include "cs35l41.h"
const struct reg_default cs35l41_reg [ CS35L41_MAX_CACHE_REG ] = {
2021-09-14 15:13:49 +01:00
{ CS35L41_PWR_CTRL1 , 0x00000000 } ,
{ CS35L41_PWR_CTRL3 , 0x01000010 } ,
{ CS35L41_GPIO_PAD_CONTROL , 0x00000000 } ,
{ CS35L41_SP_ENABLES , 0x00000000 } ,
{ CS35L41_SP_RATE_CTRL , 0x00000028 } ,
{ CS35L41_SP_FORMAT , 0x18180200 } ,
{ CS35L41_SP_HIZ_CTRL , 0x00000002 } ,
{ CS35L41_SP_FRAME_TX_SLOT , 0x03020100 } ,
{ CS35L41_SP_FRAME_RX_SLOT , 0x00000100 } ,
{ CS35L41_SP_TX_WL , 0x00000018 } ,
{ CS35L41_SP_RX_WL , 0x00000018 } ,
{ CS35L41_DAC_PCM1_SRC , 0x00000008 } ,
{ CS35L41_ASP_TX1_SRC , 0x00000018 } ,
{ CS35L41_ASP_TX2_SRC , 0x00000019 } ,
{ CS35L41_ASP_TX3_SRC , 0x00000020 } ,
{ CS35L41_ASP_TX4_SRC , 0x00000021 } ,
{ CS35L41_DSP1_RX1_SRC , 0x00000008 } ,
{ CS35L41_DSP1_RX2_SRC , 0x00000009 } ,
{ CS35L41_DSP1_RX3_SRC , 0x00000018 } ,
{ CS35L41_DSP1_RX4_SRC , 0x00000019 } ,
{ CS35L41_DSP1_RX5_SRC , 0x00000020 } ,
{ CS35L41_DSP1_RX6_SRC , 0x00000021 } ,
{ CS35L41_DSP1_RX7_SRC , 0x0000003A } ,
{ CS35L41_DSP1_RX8_SRC , 0x00000001 } ,
{ CS35L41_NGATE1_SRC , 0x00000008 } ,
{ CS35L41_NGATE2_SRC , 0x00000009 } ,
{ CS35L41_AMP_DIG_VOL_CTRL , 0x00008000 } ,
{ CS35L41_CLASSH_CFG , 0x000B0405 } ,
{ CS35L41_WKFET_CFG , 0x00000111 } ,
{ CS35L41_NG_CFG , 0x00000033 } ,
{ CS35L41_AMP_GAIN_CTRL , 0x00000273 } ,
{ CS35L41_GPIO1_CTRL1 , 0xE1000001 } ,
{ CS35L41_GPIO2_CTRL1 , 0xE1000001 } ,
{ CS35L41_MIXER_NGATE_CFG , 0x00000000 } ,
{ CS35L41_MIXER_NGATE_CH1_CFG , 0x00000303 } ,
{ CS35L41_MIXER_NGATE_CH2_CFG , 0x00000303 } ,
2021-09-07 17:57:18 -05:00
} ;
bool cs35l41_readable_reg ( struct device * dev , unsigned int reg )
{
switch ( reg ) {
case CS35L41_DEVID :
case CS35L41_REVID :
case CS35L41_FABID :
case CS35L41_RELID :
case CS35L41_OTPID :
case CS35L41_TEST_KEY_CTL :
case CS35L41_USER_KEY_CTL :
case CS35L41_OTP_CTRL0 :
case CS35L41_OTP_CTRL3 :
case CS35L41_OTP_CTRL4 :
case CS35L41_OTP_CTRL5 :
case CS35L41_OTP_CTRL6 :
case CS35L41_OTP_CTRL7 :
case CS35L41_OTP_CTRL8 :
case CS35L41_PWR_CTRL1 :
case CS35L41_PWR_CTRL2 :
case CS35L41_PWR_CTRL3 :
case CS35L41_CTRL_OVRRIDE :
case CS35L41_AMP_OUT_MUTE :
case CS35L41_PROTECT_REL_ERR_IGN :
case CS35L41_GPIO_PAD_CONTROL :
case CS35L41_JTAG_CONTROL :
case CS35L41_PLL_CLK_CTRL :
case CS35L41_DSP_CLK_CTRL :
case CS35L41_GLOBAL_CLK_CTRL :
case CS35L41_DATA_FS_SEL :
case CS35L41_MDSYNC_EN :
case CS35L41_MDSYNC_TX_ID :
case CS35L41_MDSYNC_PWR_CTRL :
case CS35L41_MDSYNC_DATA_TX :
case CS35L41_MDSYNC_TX_STATUS :
case CS35L41_MDSYNC_DATA_RX :
case CS35L41_MDSYNC_RX_STATUS :
case CS35L41_MDSYNC_ERR_STATUS :
case CS35L41_MDSYNC_SYNC_PTE2 :
case CS35L41_MDSYNC_SYNC_PTE3 :
case CS35L41_MDSYNC_SYNC_MSM_STATUS :
case CS35L41_BSTCVRT_VCTRL1 :
case CS35L41_BSTCVRT_VCTRL2 :
case CS35L41_BSTCVRT_PEAK_CUR :
case CS35L41_BSTCVRT_SFT_RAMP :
case CS35L41_BSTCVRT_COEFF :
case CS35L41_BSTCVRT_SLOPE_LBST :
case CS35L41_BSTCVRT_SW_FREQ :
case CS35L41_BSTCVRT_DCM_CTRL :
case CS35L41_BSTCVRT_DCM_MODE_FORCE :
case CS35L41_BSTCVRT_OVERVOLT_CTRL :
case CS35L41_VI_VOL_POL :
case CS35L41_DTEMP_WARN_THLD :
case CS35L41_DTEMP_CFG :
case CS35L41_DTEMP_EN :
case CS35L41_VPVBST_FS_SEL :
case CS35L41_SP_ENABLES :
case CS35L41_SP_RATE_CTRL :
case CS35L41_SP_FORMAT :
case CS35L41_SP_HIZ_CTRL :
case CS35L41_SP_FRAME_TX_SLOT :
case CS35L41_SP_FRAME_RX_SLOT :
case CS35L41_SP_TX_WL :
case CS35L41_SP_RX_WL :
case CS35L41_DAC_PCM1_SRC :
case CS35L41_ASP_TX1_SRC :
case CS35L41_ASP_TX2_SRC :
case CS35L41_ASP_TX3_SRC :
case CS35L41_ASP_TX4_SRC :
case CS35L41_DSP1_RX1_SRC :
case CS35L41_DSP1_RX2_SRC :
case CS35L41_DSP1_RX3_SRC :
case CS35L41_DSP1_RX4_SRC :
case CS35L41_DSP1_RX5_SRC :
case CS35L41_DSP1_RX6_SRC :
case CS35L41_DSP1_RX7_SRC :
case CS35L41_DSP1_RX8_SRC :
case CS35L41_NGATE1_SRC :
case CS35L41_NGATE2_SRC :
case CS35L41_AMP_DIG_VOL_CTRL :
case CS35L41_VPBR_CFG :
case CS35L41_VBBR_CFG :
case CS35L41_VPBR_STATUS :
case CS35L41_VBBR_STATUS :
case CS35L41_OVERTEMP_CFG :
case CS35L41_AMP_ERR_VOL :
case CS35L41_VOL_STATUS_TO_DSP :
case CS35L41_CLASSH_CFG :
case CS35L41_WKFET_CFG :
case CS35L41_NG_CFG :
case CS35L41_AMP_GAIN_CTRL :
case CS35L41_DAC_MSM_CFG :
case CS35L41_IRQ1_CFG :
case CS35L41_IRQ1_STATUS :
case CS35L41_IRQ1_STATUS1 :
case CS35L41_IRQ1_STATUS2 :
case CS35L41_IRQ1_STATUS3 :
case CS35L41_IRQ1_STATUS4 :
case CS35L41_IRQ1_RAW_STATUS1 :
case CS35L41_IRQ1_RAW_STATUS2 :
case CS35L41_IRQ1_RAW_STATUS3 :
case CS35L41_IRQ1_RAW_STATUS4 :
case CS35L41_IRQ1_MASK1 :
case CS35L41_IRQ1_MASK2 :
case CS35L41_IRQ1_MASK3 :
case CS35L41_IRQ1_MASK4 :
case CS35L41_IRQ1_FRC1 :
case CS35L41_IRQ1_FRC2 :
case CS35L41_IRQ1_FRC3 :
case CS35L41_IRQ1_FRC4 :
case CS35L41_IRQ1_EDGE1 :
case CS35L41_IRQ1_EDGE4 :
case CS35L41_IRQ1_POL1 :
case CS35L41_IRQ1_POL2 :
case CS35L41_IRQ1_POL3 :
case CS35L41_IRQ1_POL4 :
case CS35L41_IRQ1_DB3 :
case CS35L41_IRQ2_CFG :
case CS35L41_IRQ2_STATUS :
case CS35L41_IRQ2_STATUS1 :
case CS35L41_IRQ2_STATUS2 :
case CS35L41_IRQ2_STATUS3 :
case CS35L41_IRQ2_STATUS4 :
case CS35L41_IRQ2_RAW_STATUS1 :
case CS35L41_IRQ2_RAW_STATUS2 :
case CS35L41_IRQ2_RAW_STATUS3 :
case CS35L41_IRQ2_RAW_STATUS4 :
case CS35L41_IRQ2_MASK1 :
case CS35L41_IRQ2_MASK2 :
case CS35L41_IRQ2_MASK3 :
case CS35L41_IRQ2_MASK4 :
case CS35L41_IRQ2_FRC1 :
case CS35L41_IRQ2_FRC2 :
case CS35L41_IRQ2_FRC3 :
case CS35L41_IRQ2_FRC4 :
case CS35L41_IRQ2_EDGE1 :
case CS35L41_IRQ2_EDGE4 :
case CS35L41_IRQ2_POL1 :
case CS35L41_IRQ2_POL2 :
case CS35L41_IRQ2_POL3 :
case CS35L41_IRQ2_POL4 :
case CS35L41_IRQ2_DB3 :
case CS35L41_GPIO_STATUS1 :
case CS35L41_GPIO1_CTRL1 :
case CS35L41_GPIO2_CTRL1 :
case CS35L41_MIXER_NGATE_CFG :
case CS35L41_MIXER_NGATE_CH1_CFG :
case CS35L41_MIXER_NGATE_CH2_CFG :
case CS35L41_DSP_MBOX_1 . . . CS35L41_DSP_VIRT2_MBOX_8 :
case CS35L41_CLOCK_DETECT_1 :
case CS35L41_DIE_STS1 :
case CS35L41_DIE_STS2 :
case CS35L41_TEMP_CAL1 :
case CS35L41_TEMP_CAL2 :
2021-10-29 16:40:28 -05:00
case CS35L41_DSP1_TIMESTAMP_COUNT :
case CS35L41_DSP1_SYS_ID :
case CS35L41_DSP1_SYS_VERSION :
case CS35L41_DSP1_SYS_CORE_ID :
case CS35L41_DSP1_SYS_AHB_ADDR :
case CS35L41_DSP1_SYS_XSRAM_SIZE :
case CS35L41_DSP1_SYS_YSRAM_SIZE :
case CS35L41_DSP1_SYS_PSRAM_SIZE :
case CS35L41_DSP1_SYS_PM_BOOT_SIZE :
case CS35L41_DSP1_SYS_FEATURES :
case CS35L41_DSP1_SYS_FIR_FILTERS :
case CS35L41_DSP1_SYS_LMS_FILTERS :
case CS35L41_DSP1_SYS_XM_BANK_SIZE :
case CS35L41_DSP1_SYS_YM_BANK_SIZE :
case CS35L41_DSP1_SYS_PM_BANK_SIZE :
case CS35L41_DSP1_RX1_RATE :
case CS35L41_DSP1_RX2_RATE :
case CS35L41_DSP1_RX3_RATE :
case CS35L41_DSP1_RX4_RATE :
case CS35L41_DSP1_RX5_RATE :
case CS35L41_DSP1_RX6_RATE :
case CS35L41_DSP1_RX7_RATE :
case CS35L41_DSP1_RX8_RATE :
case CS35L41_DSP1_TX1_RATE :
case CS35L41_DSP1_TX2_RATE :
case CS35L41_DSP1_TX3_RATE :
case CS35L41_DSP1_TX4_RATE :
case CS35L41_DSP1_TX5_RATE :
case CS35L41_DSP1_TX6_RATE :
case CS35L41_DSP1_TX7_RATE :
case CS35L41_DSP1_TX8_RATE :
case CS35L41_DSP1_SCRATCH1 :
case CS35L41_DSP1_SCRATCH2 :
case CS35L41_DSP1_SCRATCH3 :
case CS35L41_DSP1_SCRATCH4 :
case CS35L41_DSP1_CCM_CORE_CTRL :
case CS35L41_DSP1_CCM_CLK_OVERRIDE :
case CS35L41_DSP1_XM_MSTR_EN :
case CS35L41_DSP1_XM_CORE_PRI :
case CS35L41_DSP1_XM_AHB_PACK_PL_PRI :
case CS35L41_DSP1_XM_AHB_UP_PL_PRI :
case CS35L41_DSP1_XM_ACCEL_PL0_PRI :
case CS35L41_DSP1_XM_NPL0_PRI :
case CS35L41_DSP1_YM_MSTR_EN :
case CS35L41_DSP1_YM_CORE_PRI :
case CS35L41_DSP1_YM_AHB_PACK_PL_PRI :
case CS35L41_DSP1_YM_AHB_UP_PL_PRI :
case CS35L41_DSP1_YM_ACCEL_PL0_PRI :
case CS35L41_DSP1_YM_NPL0_PRI :
case CS35L41_DSP1_MPU_XM_ACCESS0 :
case CS35L41_DSP1_MPU_YM_ACCESS0 :
case CS35L41_DSP1_MPU_WNDW_ACCESS0 :
case CS35L41_DSP1_MPU_XREG_ACCESS0 :
case CS35L41_DSP1_MPU_YREG_ACCESS0 :
case CS35L41_DSP1_MPU_XM_ACCESS1 :
case CS35L41_DSP1_MPU_YM_ACCESS1 :
case CS35L41_DSP1_MPU_WNDW_ACCESS1 :
case CS35L41_DSP1_MPU_XREG_ACCESS1 :
case CS35L41_DSP1_MPU_YREG_ACCESS1 :
case CS35L41_DSP1_MPU_XM_ACCESS2 :
case CS35L41_DSP1_MPU_YM_ACCESS2 :
case CS35L41_DSP1_MPU_WNDW_ACCESS2 :
case CS35L41_DSP1_MPU_XREG_ACCESS2 :
case CS35L41_DSP1_MPU_YREG_ACCESS2 :
case CS35L41_DSP1_MPU_XM_ACCESS3 :
case CS35L41_DSP1_MPU_YM_ACCESS3 :
case CS35L41_DSP1_MPU_WNDW_ACCESS3 :
case CS35L41_DSP1_MPU_XREG_ACCESS3 :
case CS35L41_DSP1_MPU_YREG_ACCESS3 :
case CS35L41_DSP1_MPU_XM_VIO_ADDR :
case CS35L41_DSP1_MPU_XM_VIO_STATUS :
case CS35L41_DSP1_MPU_YM_VIO_ADDR :
case CS35L41_DSP1_MPU_YM_VIO_STATUS :
case CS35L41_DSP1_MPU_PM_VIO_ADDR :
case CS35L41_DSP1_MPU_PM_VIO_STATUS :
case CS35L41_DSP1_MPU_LOCK_CONFIG :
case CS35L41_DSP1_MPU_WDT_RST_CTRL :
2021-09-07 17:57:18 -05:00
case CS35L41_OTP_TRIM_1 :
case CS35L41_OTP_TRIM_2 :
case CS35L41_OTP_TRIM_3 :
case CS35L41_OTP_TRIM_4 :
case CS35L41_OTP_TRIM_5 :
case CS35L41_OTP_TRIM_6 :
case CS35L41_OTP_TRIM_7 :
case CS35L41_OTP_TRIM_8 :
case CS35L41_OTP_TRIM_9 :
case CS35L41_OTP_TRIM_10 :
case CS35L41_OTP_TRIM_11 :
case CS35L41_OTP_TRIM_12 :
case CS35L41_OTP_TRIM_13 :
case CS35L41_OTP_TRIM_14 :
case CS35L41_OTP_TRIM_15 :
case CS35L41_OTP_TRIM_16 :
case CS35L41_OTP_TRIM_17 :
case CS35L41_OTP_TRIM_18 :
case CS35L41_OTP_TRIM_19 :
case CS35L41_OTP_TRIM_20 :
case CS35L41_OTP_TRIM_21 :
case CS35L41_OTP_TRIM_22 :
case CS35L41_OTP_TRIM_23 :
case CS35L41_OTP_TRIM_24 :
case CS35L41_OTP_TRIM_25 :
case CS35L41_OTP_TRIM_26 :
case CS35L41_OTP_TRIM_27 :
case CS35L41_OTP_TRIM_28 :
case CS35L41_OTP_TRIM_29 :
case CS35L41_OTP_TRIM_30 :
case CS35L41_OTP_TRIM_31 :
case CS35L41_OTP_TRIM_32 :
case CS35L41_OTP_TRIM_33 :
case CS35L41_OTP_TRIM_34 :
case CS35L41_OTP_TRIM_35 :
case CS35L41_OTP_TRIM_36 :
case CS35L41_OTP_MEM0 . . . CS35L41_OTP_MEM31 :
2021-10-29 16:40:28 -05:00
case CS35L41_DSP1_XMEM_PACK_0 . . . CS35L41_DSP1_XMEM_PACK_3068 :
case CS35L41_DSP1_XMEM_UNPACK32_0 . . . CS35L41_DSP1_XMEM_UNPACK32_2046 :
case CS35L41_DSP1_XMEM_UNPACK24_0 . . . CS35L41_DSP1_XMEM_UNPACK24_4093 :
case CS35L41_DSP1_YMEM_PACK_0 . . . CS35L41_DSP1_YMEM_PACK_1532 :
case CS35L41_DSP1_YMEM_UNPACK32_0 . . . CS35L41_DSP1_YMEM_UNPACK32_1022 :
case CS35L41_DSP1_YMEM_UNPACK24_0 . . . CS35L41_DSP1_YMEM_UNPACK24_2045 :
case CS35L41_DSP1_PMEM_0 . . . CS35L41_DSP1_PMEM_5114 :
2021-09-07 17:57:18 -05:00
/*test regs*/
case CS35L41_PLL_OVR :
case CS35L41_BST_TEST_DUTY :
case CS35L41_DIGPWM_IOCTRL :
return true ;
default :
return false ;
}
}
bool cs35l41_precious_reg ( struct device * dev , unsigned int reg )
{
switch ( reg ) {
case CS35L41_OTP_MEM0 . . . CS35L41_OTP_MEM31 :
2021-10-29 16:40:28 -05:00
case CS35L41_DSP1_XMEM_PACK_0 . . . CS35L41_DSP1_XMEM_PACK_3068 :
case CS35L41_DSP1_YMEM_PACK_0 . . . CS35L41_DSP1_YMEM_PACK_1532 :
case CS35L41_DSP1_PMEM_0 . . . CS35L41_DSP1_PMEM_5114 :
2021-09-07 17:57:18 -05:00
return true ;
default :
return false ;
}
}
bool cs35l41_volatile_reg ( struct device * dev , unsigned int reg )
{
switch ( reg ) {
case CS35L41_DEVID :
case CS35L41_SFT_RESET :
case CS35L41_FABID :
case CS35L41_REVID :
case CS35L41_DTEMP_EN :
case CS35L41_IRQ1_STATUS :
case CS35L41_IRQ1_STATUS1 :
case CS35L41_IRQ1_STATUS2 :
case CS35L41_IRQ1_STATUS3 :
case CS35L41_IRQ1_STATUS4 :
case CS35L41_IRQ1_RAW_STATUS1 :
case CS35L41_IRQ1_RAW_STATUS2 :
case CS35L41_IRQ1_RAW_STATUS3 :
case CS35L41_IRQ1_RAW_STATUS4 :
case CS35L41_IRQ1_FRC1 :
case CS35L41_IRQ1_FRC2 :
case CS35L41_IRQ1_FRC3 :
case CS35L41_IRQ1_FRC4 :
case CS35L41_IRQ1_EDGE1 :
case CS35L41_IRQ1_EDGE4 :
case CS35L41_IRQ1_POL1 :
case CS35L41_IRQ1_POL2 :
case CS35L41_IRQ1_POL3 :
case CS35L41_IRQ1_POL4 :
case CS35L41_IRQ1_DB3 :
case CS35L41_IRQ2_STATUS :
case CS35L41_IRQ2_STATUS1 :
case CS35L41_IRQ2_STATUS2 :
case CS35L41_IRQ2_STATUS3 :
case CS35L41_IRQ2_STATUS4 :
case CS35L41_IRQ2_RAW_STATUS1 :
case CS35L41_IRQ2_RAW_STATUS2 :
case CS35L41_IRQ2_RAW_STATUS3 :
case CS35L41_IRQ2_RAW_STATUS4 :
case CS35L41_IRQ2_FRC1 :
case CS35L41_IRQ2_FRC2 :
case CS35L41_IRQ2_FRC3 :
case CS35L41_IRQ2_FRC4 :
case CS35L41_IRQ2_EDGE1 :
case CS35L41_IRQ2_EDGE4 :
case CS35L41_IRQ2_POL1 :
case CS35L41_IRQ2_POL2 :
case CS35L41_IRQ2_POL3 :
case CS35L41_IRQ2_POL4 :
case CS35L41_IRQ2_DB3 :
case CS35L41_GPIO_STATUS1 :
case CS35L41_OTP_TRIM_1 :
case CS35L41_OTP_TRIM_2 :
case CS35L41_OTP_TRIM_3 :
case CS35L41_OTP_TRIM_4 :
case CS35L41_OTP_TRIM_5 :
case CS35L41_OTP_TRIM_6 :
case CS35L41_OTP_TRIM_7 :
case CS35L41_OTP_TRIM_8 :
case CS35L41_OTP_TRIM_9 :
case CS35L41_OTP_TRIM_10 :
case CS35L41_OTP_TRIM_11 :
case CS35L41_OTP_TRIM_12 :
case CS35L41_OTP_TRIM_13 :
case CS35L41_OTP_TRIM_14 :
case CS35L41_OTP_TRIM_15 :
case CS35L41_OTP_TRIM_16 :
case CS35L41_OTP_TRIM_17 :
case CS35L41_OTP_TRIM_18 :
case CS35L41_OTP_TRIM_19 :
case CS35L41_OTP_TRIM_20 :
case CS35L41_OTP_TRIM_21 :
case CS35L41_OTP_TRIM_22 :
case CS35L41_OTP_TRIM_23 :
case CS35L41_OTP_TRIM_24 :
case CS35L41_OTP_TRIM_25 :
case CS35L41_OTP_TRIM_26 :
case CS35L41_OTP_TRIM_27 :
case CS35L41_OTP_TRIM_28 :
case CS35L41_OTP_TRIM_29 :
case CS35L41_OTP_TRIM_30 :
case CS35L41_OTP_TRIM_31 :
case CS35L41_OTP_TRIM_32 :
case CS35L41_OTP_TRIM_33 :
case CS35L41_OTP_TRIM_34 :
case CS35L41_OTP_TRIM_35 :
case CS35L41_OTP_TRIM_36 :
2021-10-29 16:40:28 -05:00
case CS35L41_DSP_MBOX_1 . . . CS35L41_DSP_VIRT2_MBOX_8 :
case CS35L41_DSP1_XMEM_PACK_0 . . . CS35L41_DSP1_XMEM_PACK_3068 :
case CS35L41_DSP1_XMEM_UNPACK32_0 . . . CS35L41_DSP1_XMEM_UNPACK32_2046 :
case CS35L41_DSP1_XMEM_UNPACK24_0 . . . CS35L41_DSP1_XMEM_UNPACK24_4093 :
case CS35L41_DSP1_YMEM_PACK_0 . . . CS35L41_DSP1_YMEM_PACK_1532 :
case CS35L41_DSP1_YMEM_UNPACK32_0 . . . CS35L41_DSP1_YMEM_UNPACK32_1022 :
case CS35L41_DSP1_YMEM_UNPACK24_0 . . . CS35L41_DSP1_YMEM_UNPACK24_2045 :
case CS35L41_DSP1_PMEM_0 . . . CS35L41_DSP1_PMEM_5114 :
case CS35L41_DSP1_CCM_CORE_CTRL . . . CS35L41_DSP1_WDT_STATUS :
2021-09-07 17:57:18 -05:00
case CS35L41_OTP_MEM0 . . . CS35L41_OTP_MEM31 :
return true ;
default :
return false ;
}
}
2021-09-14 15:13:49 +01:00
static const struct cs35l41_otp_packed_element_t otp_map_1 [ CS35L41_NUM_OTP_ELEM ] = {
2021-09-07 17:57:18 -05:00
/* addr shift size */
2021-09-14 15:13:49 +01:00
{ 0x00002030 , 0 , 4 } , /*TRIM_OSC_FREQ_TRIM*/
{ 0x00002030 , 7 , 1 } , /*TRIM_OSC_TRIM_DONE*/
{ 0x0000208c , 24 , 6 } , /*TST_DIGREG_VREF_TRIM*/
{ 0x00002090 , 14 , 4 } , /*TST_REF_TRIM*/
{ 0x00002090 , 10 , 4 } , /*TST_REF_TEMPCO_TRIM*/
{ 0x0000300C , 11 , 4 } , /*PLL_LDOA_TST_VREF_TRIM*/
{ 0x0000394C , 23 , 2 } , /*BST_ATEST_CM_VOFF*/
{ 0x00003950 , 0 , 7 } , /*BST_ATRIM_IADC_OFFSET*/
{ 0x00003950 , 8 , 7 } , /*BST_ATRIM_IADC_GAIN1*/
{ 0x00003950 , 16 , 8 } , /*BST_ATRIM_IPKCOMP_OFFSET1*/
{ 0x00003950 , 24 , 8 } , /*BST_ATRIM_IPKCOMP_GAIN1*/
{ 0x00003954 , 0 , 7 } , /*BST_ATRIM_IADC_OFFSET2*/
{ 0x00003954 , 8 , 7 } , /*BST_ATRIM_IADC_GAIN2*/
{ 0x00003954 , 16 , 8 } , /*BST_ATRIM_IPKCOMP_OFFSET2*/
{ 0x00003954 , 24 , 8 } , /*BST_ATRIM_IPKCOMP_GAIN2*/
{ 0x00003958 , 0 , 7 } , /*BST_ATRIM_IADC_OFFSET3*/
{ 0x00003958 , 8 , 7 } , /*BST_ATRIM_IADC_GAIN3*/
{ 0x00003958 , 16 , 8 } , /*BST_ATRIM_IPKCOMP_OFFSET3*/
{ 0x00003958 , 24 , 8 } , /*BST_ATRIM_IPKCOMP_GAIN3*/
{ 0x0000395C , 0 , 7 } , /*BST_ATRIM_IADC_OFFSET4*/
{ 0x0000395C , 8 , 7 } , /*BST_ATRIM_IADC_GAIN4*/
{ 0x0000395C , 16 , 8 } , /*BST_ATRIM_IPKCOMP_OFFSET4*/
{ 0x0000395C , 24 , 8 } , /*BST_ATRIM_IPKCOMP_GAIN4*/
{ 0x0000416C , 0 , 8 } , /*VMON_GAIN_OTP_VAL*/
{ 0x00004160 , 0 , 7 } , /*VMON_OFFSET_OTP_VAL*/
{ 0x0000416C , 8 , 8 } , /*IMON_GAIN_OTP_VAL*/
{ 0x00004160 , 16 , 10 } , /*IMON_OFFSET_OTP_VAL*/
{ 0x0000416C , 16 , 12 } , /*VMON_CM_GAIN_OTP_VAL*/
{ 0x0000416C , 28 , 1 } , /*VMON_CM_GAIN_SIGN_OTP_VAL*/
{ 0x00004170 , 0 , 6 } , /*IMON_CAL_TEMPCO_OTP_VAL*/
{ 0x00004170 , 6 , 1 } , /*IMON_CAL_TEMPCO_SIGN_OTP*/
{ 0x00004170 , 8 , 6 } , /*IMON_CAL_TEMPCO2_OTP_VAL*/
{ 0x00004170 , 14 , 1 } , /*IMON_CAL_TEMPCO2_DN_UPB_OTP_VAL*/
{ 0x00004170 , 16 , 9 } , /*IMON_CAL_TEMPCO_TBASE_OTP_VAL*/
{ 0x00004360 , 0 , 5 } , /*TEMP_GAIN_OTP_VAL*/
{ 0x00004360 , 6 , 9 } , /*TEMP_OFFSET_OTP_VAL*/
{ 0x00004448 , 0 , 8 } , /*VP_SARADC_OFFSET*/
{ 0x00004448 , 8 , 8 } , /*VP_GAIN_INDEX*/
{ 0x00004448 , 16 , 8 } , /*VBST_SARADC_OFFSET*/
{ 0x00004448 , 24 , 8 } , /*VBST_GAIN_INDEX*/
{ 0x0000444C , 0 , 3 } , /*ANA_SELINVREF*/
{ 0x00006E30 , 0 , 5 } , /*GAIN_ERR_COEFF_0*/
{ 0x00006E30 , 8 , 5 } , /*GAIN_ERR_COEFF_1*/
{ 0x00006E30 , 16 , 5 } , /*GAIN_ERR_COEFF_2*/
{ 0x00006E30 , 24 , 5 } , /*GAIN_ERR_COEFF_3*/
{ 0x00006E34 , 0 , 5 } , /*GAIN_ERR_COEFF_4*/
{ 0x00006E34 , 8 , 5 } , /*GAIN_ERR_COEFF_5*/
{ 0x00006E34 , 16 , 5 } , /*GAIN_ERR_COEFF_6*/
{ 0x00006E34 , 24 , 5 } , /*GAIN_ERR_COEFF_7*/
{ 0x00006E38 , 0 , 5 } , /*GAIN_ERR_COEFF_8*/
{ 0x00006E38 , 8 , 5 } , /*GAIN_ERR_COEFF_9*/
{ 0x00006E38 , 16 , 5 } , /*GAIN_ERR_COEFF_10*/
{ 0x00006E38 , 24 , 5 } , /*GAIN_ERR_COEFF_11*/
{ 0x00006E3C , 0 , 5 } , /*GAIN_ERR_COEFF_12*/
{ 0x00006E3C , 8 , 5 } , /*GAIN_ERR_COEFF_13*/
{ 0x00006E3C , 16 , 5 } , /*GAIN_ERR_COEFF_14*/
{ 0x00006E3C , 24 , 5 } , /*GAIN_ERR_COEFF_15*/
{ 0x00006E40 , 0 , 5 } , /*GAIN_ERR_COEFF_16*/
{ 0x00006E40 , 8 , 5 } , /*GAIN_ERR_COEFF_17*/
{ 0x00006E40 , 16 , 5 } , /*GAIN_ERR_COEFF_18*/
{ 0x00006E40 , 24 , 5 } , /*GAIN_ERR_COEFF_19*/
{ 0x00006E44 , 0 , 5 } , /*GAIN_ERR_COEFF_20*/
{ 0x00006E48 , 0 , 10 } , /*VOFF_GAIN_0*/
{ 0x00006E48 , 10 , 10 } , /*VOFF_GAIN_1*/
{ 0x00006E48 , 20 , 10 } , /*VOFF_GAIN_2*/
{ 0x00006E4C , 0 , 10 } , /*VOFF_GAIN_3*/
{ 0x00006E4C , 10 , 10 } , /*VOFF_GAIN_4*/
{ 0x00006E4C , 20 , 10 } , /*VOFF_GAIN_5*/
{ 0x00006E50 , 0 , 10 } , /*VOFF_GAIN_6*/
{ 0x00006E50 , 10 , 10 } , /*VOFF_GAIN_7*/
{ 0x00006E50 , 20 , 10 } , /*VOFF_GAIN_8*/
{ 0x00006E54 , 0 , 10 } , /*VOFF_GAIN_9*/
{ 0x00006E54 , 10 , 10 } , /*VOFF_GAIN_10*/
{ 0x00006E54 , 20 , 10 } , /*VOFF_GAIN_11*/
{ 0x00006E58 , 0 , 10 } , /*VOFF_GAIN_12*/
{ 0x00006E58 , 10 , 10 } , /*VOFF_GAIN_13*/
{ 0x00006E58 , 20 , 10 } , /*VOFF_GAIN_14*/
{ 0x00006E5C , 0 , 10 } , /*VOFF_GAIN_15*/
{ 0x00006E5C , 10 , 10 } , /*VOFF_GAIN_16*/
{ 0x00006E5C , 20 , 10 } , /*VOFF_GAIN_17*/
{ 0x00006E60 , 0 , 10 } , /*VOFF_GAIN_18*/
{ 0x00006E60 , 10 , 10 } , /*VOFF_GAIN_19*/
{ 0x00006E60 , 20 , 10 } , /*VOFF_GAIN_20*/
{ 0x00006E64 , 0 , 10 } , /*VOFF_INT1*/
{ 0x00007418 , 7 , 5 } , /*DS_SPK_INT1_CAP_TRIM*/
{ 0x0000741C , 0 , 5 } , /*DS_SPK_INT2_CAP_TRIM*/
{ 0x0000741C , 11 , 4 } , /*DS_SPK_LPF_CAP_TRIM*/
{ 0x0000741C , 19 , 4 } , /*DS_SPK_QUAN_CAP_TRIM*/
{ 0x00007434 , 17 , 1 } , /*FORCE_CAL*/
{ 0x00007434 , 18 , 7 } , /*CAL_OVERRIDE*/
{ 0x00007068 , 0 , 9 } , /*MODIX*/
{ 0x0000410C , 7 , 1 } , /*VIMON_DLY_NOT_COMB*/
{ 0x0000400C , 0 , 7 } , /*VIMON_DLY*/
{ 0x00000000 , 0 , 1 } , /*extra bit*/
{ 0x00017040 , 0 , 8 } , /*X_COORDINATE*/
{ 0x00017040 , 8 , 8 } , /*Y_COORDINATE*/
{ 0x00017040 , 16 , 8 } , /*WAFER_ID*/
{ 0x00017040 , 24 , 8 } , /*DVS*/
{ 0x00017044 , 0 , 24 } , /*LOT_NUMBER*/
2021-09-07 17:57:18 -05:00
} ;
2021-09-14 15:13:49 +01:00
static const struct cs35l41_otp_packed_element_t otp_map_2 [ CS35L41_NUM_OTP_ELEM ] = {
2021-09-07 17:57:18 -05:00
/* addr shift size */
2021-09-14 15:13:49 +01:00
{ 0x00002030 , 0 , 4 } , /*TRIM_OSC_FREQ_TRIM*/
{ 0x00002030 , 7 , 1 } , /*TRIM_OSC_TRIM_DONE*/
{ 0x0000208c , 24 , 6 } , /*TST_DIGREG_VREF_TRIM*/
{ 0x00002090 , 14 , 4 } , /*TST_REF_TRIM*/
{ 0x00002090 , 10 , 4 } , /*TST_REF_TEMPCO_TRIM*/
{ 0x0000300C , 11 , 4 } , /*PLL_LDOA_TST_VREF_TRIM*/
{ 0x0000394C , 23 , 2 } , /*BST_ATEST_CM_VOFF*/
{ 0x00003950 , 0 , 7 } , /*BST_ATRIM_IADC_OFFSET*/
{ 0x00003950 , 8 , 7 } , /*BST_ATRIM_IADC_GAIN1*/
{ 0x00003950 , 16 , 8 } , /*BST_ATRIM_IPKCOMP_OFFSET1*/
{ 0x00003950 , 24 , 8 } , /*BST_ATRIM_IPKCOMP_GAIN1*/
{ 0x00003954 , 0 , 7 } , /*BST_ATRIM_IADC_OFFSET2*/
{ 0x00003954 , 8 , 7 } , /*BST_ATRIM_IADC_GAIN2*/
{ 0x00003954 , 16 , 8 } , /*BST_ATRIM_IPKCOMP_OFFSET2*/
{ 0x00003954 , 24 , 8 } , /*BST_ATRIM_IPKCOMP_GAIN2*/
{ 0x00003958 , 0 , 7 } , /*BST_ATRIM_IADC_OFFSET3*/
{ 0x00003958 , 8 , 7 } , /*BST_ATRIM_IADC_GAIN3*/
{ 0x00003958 , 16 , 8 } , /*BST_ATRIM_IPKCOMP_OFFSET3*/
{ 0x00003958 , 24 , 8 } , /*BST_ATRIM_IPKCOMP_GAIN3*/
{ 0x0000395C , 0 , 7 } , /*BST_ATRIM_IADC_OFFSET4*/
{ 0x0000395C , 8 , 7 } , /*BST_ATRIM_IADC_GAIN4*/
{ 0x0000395C , 16 , 8 } , /*BST_ATRIM_IPKCOMP_OFFSET4*/
{ 0x0000395C , 24 , 8 } , /*BST_ATRIM_IPKCOMP_GAIN4*/
{ 0x0000416C , 0 , 8 } , /*VMON_GAIN_OTP_VAL*/
{ 0x00004160 , 0 , 7 } , /*VMON_OFFSET_OTP_VAL*/
{ 0x0000416C , 8 , 8 } , /*IMON_GAIN_OTP_VAL*/
{ 0x00004160 , 16 , 10 } , /*IMON_OFFSET_OTP_VAL*/
{ 0x0000416C , 16 , 12 } , /*VMON_CM_GAIN_OTP_VAL*/
{ 0x0000416C , 28 , 1 } , /*VMON_CM_GAIN_SIGN_OTP_VAL*/
{ 0x00004170 , 0 , 6 } , /*IMON_CAL_TEMPCO_OTP_VAL*/
{ 0x00004170 , 6 , 1 } , /*IMON_CAL_TEMPCO_SIGN_OTP*/
{ 0x00004170 , 8 , 6 } , /*IMON_CAL_TEMPCO2_OTP_VAL*/
{ 0x00004170 , 14 , 1 } , /*IMON_CAL_TEMPCO2_DN_UPB_OTP_VAL*/
{ 0x00004170 , 16 , 9 } , /*IMON_CAL_TEMPCO_TBASE_OTP_VAL*/
{ 0x00004360 , 0 , 5 } , /*TEMP_GAIN_OTP_VAL*/
{ 0x00004360 , 6 , 9 } , /*TEMP_OFFSET_OTP_VAL*/
{ 0x00004448 , 0 , 8 } , /*VP_SARADC_OFFSET*/
{ 0x00004448 , 8 , 8 } , /*VP_GAIN_INDEX*/
{ 0x00004448 , 16 , 8 } , /*VBST_SARADC_OFFSET*/
{ 0x00004448 , 24 , 8 } , /*VBST_GAIN_INDEX*/
{ 0x0000444C , 0 , 3 } , /*ANA_SELINVREF*/
{ 0x00006E30 , 0 , 5 } , /*GAIN_ERR_COEFF_0*/
{ 0x00006E30 , 8 , 5 } , /*GAIN_ERR_COEFF_1*/
{ 0x00006E30 , 16 , 5 } , /*GAIN_ERR_COEFF_2*/
{ 0x00006E30 , 24 , 5 } , /*GAIN_ERR_COEFF_3*/
{ 0x00006E34 , 0 , 5 } , /*GAIN_ERR_COEFF_4*/
{ 0x00006E34 , 8 , 5 } , /*GAIN_ERR_COEFF_5*/
{ 0x00006E34 , 16 , 5 } , /*GAIN_ERR_COEFF_6*/
{ 0x00006E34 , 24 , 5 } , /*GAIN_ERR_COEFF_7*/
{ 0x00006E38 , 0 , 5 } , /*GAIN_ERR_COEFF_8*/
{ 0x00006E38 , 8 , 5 } , /*GAIN_ERR_COEFF_9*/
{ 0x00006E38 , 16 , 5 } , /*GAIN_ERR_COEFF_10*/
{ 0x00006E38 , 24 , 5 } , /*GAIN_ERR_COEFF_11*/
{ 0x00006E3C , 0 , 5 } , /*GAIN_ERR_COEFF_12*/
{ 0x00006E3C , 8 , 5 } , /*GAIN_ERR_COEFF_13*/
{ 0x00006E3C , 16 , 5 } , /*GAIN_ERR_COEFF_14*/
{ 0x00006E3C , 24 , 5 } , /*GAIN_ERR_COEFF_15*/
{ 0x00006E40 , 0 , 5 } , /*GAIN_ERR_COEFF_16*/
{ 0x00006E40 , 8 , 5 } , /*GAIN_ERR_COEFF_17*/
{ 0x00006E40 , 16 , 5 } , /*GAIN_ERR_COEFF_18*/
{ 0x00006E40 , 24 , 5 } , /*GAIN_ERR_COEFF_19*/
{ 0x00006E44 , 0 , 5 } , /*GAIN_ERR_COEFF_20*/
{ 0x00006E48 , 0 , 10 } , /*VOFF_GAIN_0*/
{ 0x00006E48 , 10 , 10 } , /*VOFF_GAIN_1*/
{ 0x00006E48 , 20 , 10 } , /*VOFF_GAIN_2*/
{ 0x00006E4C , 0 , 10 } , /*VOFF_GAIN_3*/
{ 0x00006E4C , 10 , 10 } , /*VOFF_GAIN_4*/
{ 0x00006E4C , 20 , 10 } , /*VOFF_GAIN_5*/
{ 0x00006E50 , 0 , 10 } , /*VOFF_GAIN_6*/
{ 0x00006E50 , 10 , 10 } , /*VOFF_GAIN_7*/
{ 0x00006E50 , 20 , 10 } , /*VOFF_GAIN_8*/
{ 0x00006E54 , 0 , 10 } , /*VOFF_GAIN_9*/
{ 0x00006E54 , 10 , 10 } , /*VOFF_GAIN_10*/
{ 0x00006E54 , 20 , 10 } , /*VOFF_GAIN_11*/
{ 0x00006E58 , 0 , 10 } , /*VOFF_GAIN_12*/
{ 0x00006E58 , 10 , 10 } , /*VOFF_GAIN_13*/
{ 0x00006E58 , 20 , 10 } , /*VOFF_GAIN_14*/
{ 0x00006E5C , 0 , 10 } , /*VOFF_GAIN_15*/
{ 0x00006E5C , 10 , 10 } , /*VOFF_GAIN_16*/
{ 0x00006E5C , 20 , 10 } , /*VOFF_GAIN_17*/
{ 0x00006E60 , 0 , 10 } , /*VOFF_GAIN_18*/
{ 0x00006E60 , 10 , 10 } , /*VOFF_GAIN_19*/
{ 0x00006E60 , 20 , 10 } , /*VOFF_GAIN_20*/
{ 0x00006E64 , 0 , 10 } , /*VOFF_INT1*/
{ 0x00007418 , 7 , 5 } , /*DS_SPK_INT1_CAP_TRIM*/
{ 0x0000741C , 0 , 5 } , /*DS_SPK_INT2_CAP_TRIM*/
{ 0x0000741C , 11 , 4 } , /*DS_SPK_LPF_CAP_TRIM*/
{ 0x0000741C , 19 , 4 } , /*DS_SPK_QUAN_CAP_TRIM*/
{ 0x00007434 , 17 , 1 } , /*FORCE_CAL*/
{ 0x00007434 , 18 , 7 } , /*CAL_OVERRIDE*/
{ 0x00007068 , 0 , 9 } , /*MODIX*/
{ 0x0000410C , 7 , 1 } , /*VIMON_DLY_NOT_COMB*/
{ 0x0000400C , 0 , 7 } , /*VIMON_DLY*/
{ 0x00004000 , 11 , 1 } , /*VMON_POL*/
{ 0x00017040 , 0 , 8 } , /*X_COORDINATE*/
{ 0x00017040 , 8 , 8 } , /*Y_COORDINATE*/
{ 0x00017040 , 16 , 8 } , /*WAFER_ID*/
{ 0x00017040 , 24 , 8 } , /*DVS*/
{ 0x00017044 , 0 , 24 } , /*LOT_NUMBER*/
2021-09-07 17:57:18 -05:00
} ;
2021-09-14 15:13:49 +01:00
const struct cs35l41_otp_map_element_t cs35l41_otp_map_map [ CS35L41_NUM_OTP_MAPS ] = {
2021-09-07 17:57:18 -05:00
{
. id = 0x01 ,
. map = otp_map_1 ,
. num_elements = CS35L41_NUM_OTP_ELEM ,
. bit_offset = 16 ,
. word_offset = 2 ,
} ,
{
. id = 0x02 ,
. map = otp_map_2 ,
. num_elements = CS35L41_NUM_OTP_ELEM ,
. bit_offset = 16 ,
. word_offset = 2 ,
} ,
{
. id = 0x03 ,
. map = otp_map_2 ,
. num_elements = CS35L41_NUM_OTP_ELEM ,
. bit_offset = 16 ,
. word_offset = 2 ,
} ,
{
. id = 0x06 ,
. map = otp_map_2 ,
. num_elements = CS35L41_NUM_OTP_ELEM ,
. bit_offset = 16 ,
. word_offset = 2 ,
} ,
{
. id = 0x08 ,
. map = otp_map_1 ,
. num_elements = CS35L41_NUM_OTP_ELEM ,
. bit_offset = 16 ,
. word_offset = 2 ,
} ,
} ;
