Qualcomm ARM64 Updates for v5.3
* Switch to use second gen PON on PM8998 * Add PSCI cupidle states for MSM8996, MSM8998,and SDM845 * Add MSM8996 UFS phy reset controller * Add propre cpu capacity scaling on MSM8996 * Fixups for APR domain, legacy clocks, and PSCI entry latency on MSM8996 * Enable SMMUs on MSM8996 * Add Dragonboard 845C * Add Q6V5, GPU, GMU, and AOSS QMP node on SDM845 * Fixup CPU topology on SDM845 * Change USB1 to be peripheral on SDM845 MTP * Add PCIe Phy, RC nodes, ANOC1 SMMU, and RPMPD node on MSM8998 * Update coresight bindings for MSM8916 * Update idle state names and entry-method on MSM8916 * Add PCIe, RPMPD, LPASS, Q6, TCSR, TuringCC, PSCI cpuidle states, and CDSP on QCS404 * Add reset-cells property to QCS404 GCC node * Fixup s3 max voltage, l3 min voltage, drive strength typo, and s3 supply definition on QCS404-evb * Fixup ADC outputs and VADC calibration on PMS405 -----BEGIN PGP SIGNATURE----- Version: GnuPG v1 iQIcBAABAgAGBQJdCxE1AAoJEFKiBbHx2RXV4C0P/iL1rMy36S+SNYPCQgBGwtNn NcgZ+3SFQpXjTKAQ7U0bnRHaEm3vQeMicD5A5sBg39XCVBvSu3/ilx0RoYnYc294 daP41C0ux0zXq/xPAoISCdK7ifJfGMpM0w4VPTKF1jis0hVsS74wUDHvMZc0cuzU CA2Dsj1QMx0h6OhOgeM+J7n1kkhQnI6V1Pn7d3cFPf4jU4owsBP4HqN3X1yBvR0J SeGKvdfEL+hpOVANmUZWDpXKOGWpJc/njChbl/9ylIhKbgenEpuz5rAegYVg2qgZ E1EBJgZrLBMDPu9mE4OqngkEeP1LMQs5E3f7SGTyyLWivDGTimfKYJIb5OJVuv3x tvvi0jgfVGs2LEHyONFugZgRaz3MpzAO5QjYyhyfJOe33BGDew762swCA4xwIyB0 xYkCqJCTDz/aTaa2sjH9hYMX5vTKMcvXJyL2YUfPTOL6zOfWn4kdQFmLF3cGjEp2 qrjWe2odrc51KKFPB5v0AhAeoA6WSvh1oCGa1DypkzKw0yg0N5g9QG2iAhNwvEoA fH49DStRYUaXu1YohmtDBj02DlzruYB3CUMQ5KMFT/Tjpk+v1TfnVQQJjwttA4gr GsDkgy/njWsexwykdH3oGDBKInId2umgN5bAKBf2p70sd0Zq+JIAer4yWvhwqoSe 0Ves83rt9vN1s5kS18KB =1nUY -----END PGP SIGNATURE----- Merge tag 'qcom-arm64-for-5.3' of git://git.kernel.org/pub/scm/linux/kernel/git/qcom/linux into arm/dt Qualcomm ARM64 Updates for v5.3 * Switch to use second gen PON on PM8998 * Add PSCI cupidle states for MSM8996, MSM8998,and SDM845 * Add MSM8996 UFS phy reset controller * Add propre cpu capacity scaling on MSM8996 * Fixups for APR domain, legacy clocks, and PSCI entry latency on MSM8996 * Enable SMMUs on MSM8996 * Add Dragonboard 845C * Add Q6V5, GPU, GMU, and AOSS QMP node on SDM845 * Fixup CPU topology on SDM845 * Change USB1 to be peripheral on SDM845 MTP * Add PCIe Phy, RC nodes, ANOC1 SMMU, and RPMPD node on MSM8998 * Update coresight bindings for MSM8916 * Update idle state names and entry-method on MSM8916 * Add PCIe, RPMPD, LPASS, Q6, TCSR, TuringCC, PSCI cpuidle states, and CDSP on QCS404 * Add reset-cells property to QCS404 GCC node * Fixup s3 max voltage, l3 min voltage, drive strength typo, and s3 supply definition on QCS404-evb * Fixup ADC outputs and VADC calibration on PMS405 * tag 'qcom-arm64-for-5.3' of git://git.kernel.org/pub/scm/linux/kernel/git/qcom/linux: (39 commits) arm64: dts: qcom: qcs404-evb: fix vdd_apc supply arm64: dts: qcom: pm8998: Use qcom,pm8998-pon binding for second gen pon arm64: dts: qcom: msm8996: Enable SMMUs arm64: dts: qcom: msm8996: Correct apr-domain property arm64: dts: qcom: Add Dragonboard 845c arm64: dts: qcom: qcs404-evb: Enable PCIe arm64: dts: qcom: qcs404: Add PCIe related nodes arm64: dts: qcom: msm8998: Add PCIe PHY and RC nodes arm64: dts: qcom: msm8998: Add ANOC1 SMMU node arm64: dts: qcom: msm8996: Stop using legacy clock names arm64: dts: msm8996: fix PSCI entry-latency-us arm64: dts: qcom: msm8998: Add PSCI cpuidle low power states arm64: dts: qcom: sdm845: Add Q6V5 MSS node arm64: dts: qcom: Add AOSS QMP node arm64: dts: qcom-qcs404: Add reset-cells to GCC node arm64: dts: qcom-msm8916: Update coresight DT bindings arm64: dts: qcom: msm8998: Add rpmpd node arm64: dts: qcom: qcs404: Add rpmpd node arm64: dts: qcom: qcs404: Move lpass and q6 into soc arm64: dts: qcom: qcs404: Fully describe the CDSP ... Signed-off-by: Olof Johansson <olof@lixom.net>
This commit is contained in:
Olof Johansson
commit
750ee7858f
@ -7,6 +7,7 @@ dtb-$(CONFIG_ARCH_QCOM) += msm8992-bullhead-rev-101.dtb
|
|||||||
dtb-$(CONFIG_ARCH_QCOM) += msm8994-angler-rev-101.dtb
|
dtb-$(CONFIG_ARCH_QCOM) += msm8994-angler-rev-101.dtb
|
||||||
dtb-$(CONFIG_ARCH_QCOM) += msm8996-mtp.dtb
|
dtb-$(CONFIG_ARCH_QCOM) += msm8996-mtp.dtb
|
||||||
dtb-$(CONFIG_ARCH_QCOM) += msm8998-mtp.dtb
|
dtb-$(CONFIG_ARCH_QCOM) += msm8998-mtp.dtb
|
||||||
|
dtb-$(CONFIG_ARCH_QCOM) += sdm845-db845c.dtb
|
||||||
dtb-$(CONFIG_ARCH_QCOM) += sdm845-mtp.dtb
|
dtb-$(CONFIG_ARCH_QCOM) += sdm845-mtp.dtb
|
||||||
dtb-$(CONFIG_ARCH_QCOM) += qcs404-evb-1000.dtb
|
dtb-$(CONFIG_ARCH_QCOM) += qcs404-evb-1000.dtb
|
||||||
dtb-$(CONFIG_ARCH_QCOM) += qcs404-evb-4000.dtb
|
dtb-$(CONFIG_ARCH_QCOM) += qcs404-evb-4000.dtb
|
||||||
|
|||||||
@ -102,7 +102,7 @@
|
|||||||
reg = <0x0>;
|
reg = <0x0>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
cpu-idle-states = <&CPU_SPC>;
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
clocks = <&apcs>;
|
clocks = <&apcs>;
|
||||||
operating-points-v2 = <&cpu_opp_table>;
|
operating-points-v2 = <&cpu_opp_table>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
@ -114,7 +114,7 @@
|
|||||||
reg = <0x1>;
|
reg = <0x1>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
cpu-idle-states = <&CPU_SPC>;
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
clocks = <&apcs>;
|
clocks = <&apcs>;
|
||||||
operating-points-v2 = <&cpu_opp_table>;
|
operating-points-v2 = <&cpu_opp_table>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
@ -126,7 +126,7 @@
|
|||||||
reg = <0x2>;
|
reg = <0x2>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
cpu-idle-states = <&CPU_SPC>;
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
clocks = <&apcs>;
|
clocks = <&apcs>;
|
||||||
operating-points-v2 = <&cpu_opp_table>;
|
operating-points-v2 = <&cpu_opp_table>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
@ -138,7 +138,7 @@
|
|||||||
reg = <0x3>;
|
reg = <0x3>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
cpu-idle-states = <&CPU_SPC>;
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
clocks = <&apcs>;
|
clocks = <&apcs>;
|
||||||
operating-points-v2 = <&cpu_opp_table>;
|
operating-points-v2 = <&cpu_opp_table>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
@ -150,8 +150,11 @@
|
|||||||
};
|
};
|
||||||
|
|
||||||
idle-states {
|
idle-states {
|
||||||
CPU_SPC: spc {
|
entry-method = "psci";
|
||||||
|
|
||||||
|
CPU_SLEEP_0: cpu-sleep-0 {
|
||||||
compatible = "arm,idle-state";
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "standalone-power-collapse";
|
||||||
arm,psci-suspend-param = <0x40000002>;
|
arm,psci-suspend-param = <0x40000002>;
|
||||||
entry-latency-us = <130>;
|
entry-latency-us = <130>;
|
||||||
exit-latency-us = <150>;
|
exit-latency-us = <150>;
|
||||||
@ -1164,7 +1167,7 @@
|
|||||||
};
|
};
|
||||||
|
|
||||||
funnel@821000 {
|
funnel@821000 {
|
||||||
compatible = "arm,coresight-funnel", "arm,primecell";
|
compatible = "arm,coresight-dynamic-funnel", "arm,primecell";
|
||||||
reg = <0x821000 0x1000>;
|
reg = <0x821000 0x1000>;
|
||||||
|
|
||||||
clocks = <&rpmcc RPM_QDSS_CLK>, <&rpmcc RPM_QDSS_A_CLK>;
|
clocks = <&rpmcc RPM_QDSS_CLK>, <&rpmcc RPM_QDSS_A_CLK>;
|
||||||
@ -1277,7 +1280,7 @@
|
|||||||
};
|
};
|
||||||
|
|
||||||
funnel@841000 { /* APSS funnel only 4 inputs are used */
|
funnel@841000 { /* APSS funnel only 4 inputs are used */
|
||||||
compatible = "arm,coresight-funnel", "arm,primecell";
|
compatible = "arm,coresight-dynamic-funnel", "arm,primecell";
|
||||||
reg = <0x841000 0x1000>;
|
reg = <0x841000 0x1000>;
|
||||||
|
|
||||||
clocks = <&rpmcc RPM_QDSS_CLK>, <&rpmcc RPM_QDSS_A_CLK>;
|
clocks = <&rpmcc RPM_QDSS_CLK>, <&rpmcc RPM_QDSS_A_CLK>;
|
||||||
|
|||||||
@ -94,6 +94,8 @@
|
|||||||
compatible = "qcom,kryo";
|
compatible = "qcom,kryo";
|
||||||
reg = <0x0 0x0>;
|
reg = <0x0 0x0>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
|
capacity-dmips-mhz = <1024>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
L2_0: l2-cache {
|
L2_0: l2-cache {
|
||||||
compatible = "cache";
|
compatible = "cache";
|
||||||
@ -106,6 +108,8 @@
|
|||||||
compatible = "qcom,kryo";
|
compatible = "qcom,kryo";
|
||||||
reg = <0x0 0x1>;
|
reg = <0x0 0x1>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
|
capacity-dmips-mhz = <1024>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -114,6 +118,8 @@
|
|||||||
compatible = "qcom,kryo";
|
compatible = "qcom,kryo";
|
||||||
reg = <0x0 0x100>;
|
reg = <0x0 0x100>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
|
capacity-dmips-mhz = <1024>;
|
||||||
next-level-cache = <&L2_1>;
|
next-level-cache = <&L2_1>;
|
||||||
L2_1: l2-cache {
|
L2_1: l2-cache {
|
||||||
compatible = "cache";
|
compatible = "cache";
|
||||||
@ -126,6 +132,8 @@
|
|||||||
compatible = "qcom,kryo";
|
compatible = "qcom,kryo";
|
||||||
reg = <0x0 0x101>;
|
reg = <0x0 0x101>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
|
capacity-dmips-mhz = <1024>;
|
||||||
next-level-cache = <&L2_1>;
|
next-level-cache = <&L2_1>;
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -150,6 +158,19 @@
|
|||||||
};
|
};
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
idle-states {
|
||||||
|
entry-method = "psci";
|
||||||
|
|
||||||
|
CPU_SLEEP_0: cpu-sleep-0 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "standalone-power-collapse";
|
||||||
|
arm,psci-suspend-param = <0x00000004>;
|
||||||
|
entry-latency-us = <130>;
|
||||||
|
exit-latency-us = <80>;
|
||||||
|
min-residency-us = <300>;
|
||||||
|
};
|
||||||
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
thermal-zones {
|
thermal-zones {
|
||||||
@ -846,10 +867,11 @@
|
|||||||
clock-names = "ref_clk_src", "ref_clk";
|
clock-names = "ref_clk_src", "ref_clk";
|
||||||
clocks = <&rpmcc RPM_SMD_LN_BB_CLK>,
|
clocks = <&rpmcc RPM_SMD_LN_BB_CLK>,
|
||||||
<&gcc GCC_UFS_CLKREF_CLK>;
|
<&gcc GCC_UFS_CLKREF_CLK>;
|
||||||
|
resets = <&ufshc 0>;
|
||||||
status = "disabled";
|
status = "disabled";
|
||||||
};
|
};
|
||||||
|
|
||||||
ufshc@624000 {
|
ufshc: ufshc@624000 {
|
||||||
compatible = "qcom,ufshc";
|
compatible = "qcom,ufshc";
|
||||||
reg = <0x624000 0x2500>;
|
reg = <0x624000 0x2500>;
|
||||||
interrupts = <GIC_SPI 265 IRQ_TYPE_LEVEL_HIGH>;
|
interrupts = <GIC_SPI 265 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
@ -905,6 +927,7 @@
|
|||||||
<0 0>;
|
<0 0>;
|
||||||
|
|
||||||
lanes-per-direction = <1>;
|
lanes-per-direction = <1>;
|
||||||
|
#reset-cells = <1>;
|
||||||
status = "disabled";
|
status = "disabled";
|
||||||
|
|
||||||
ufs_variant {
|
ufs_variant {
|
||||||
@ -1154,7 +1177,6 @@
|
|||||||
clock-names = "iface",
|
clock-names = "iface",
|
||||||
"bus";
|
"bus";
|
||||||
#iommu-cells = <1>;
|
#iommu-cells = <1>;
|
||||||
status = "disabled";
|
|
||||||
};
|
};
|
||||||
|
|
||||||
camss: camss@a00000 {
|
camss: camss@a00000 {
|
||||||
@ -1307,8 +1329,6 @@
|
|||||||
clock-names = "iface", "bus";
|
clock-names = "iface", "bus";
|
||||||
|
|
||||||
power-domains = <&mmcc GPU_GDSC>;
|
power-domains = <&mmcc GPU_GDSC>;
|
||||||
|
|
||||||
status = "disabled";
|
|
||||||
};
|
};
|
||||||
|
|
||||||
mdp_smmu: arm,smmu@d00000 {
|
mdp_smmu: arm,smmu@d00000 {
|
||||||
@ -1325,8 +1345,6 @@
|
|||||||
clock-names = "iface", "bus";
|
clock-names = "iface", "bus";
|
||||||
|
|
||||||
power-domains = <&mmcc MDSS_GDSC>;
|
power-domains = <&mmcc MDSS_GDSC>;
|
||||||
|
|
||||||
status = "disabled";
|
|
||||||
};
|
};
|
||||||
|
|
||||||
lpass_q6_smmu: arm,smmu-lpass_q6@1600000 {
|
lpass_q6_smmu: arm,smmu-lpass_q6@1600000 {
|
||||||
@ -1353,7 +1371,6 @@
|
|||||||
clocks = <&gcc GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK>,
|
clocks = <&gcc GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK>,
|
||||||
<&gcc GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK>;
|
<&gcc GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK>;
|
||||||
clock-names = "iface", "bus";
|
clock-names = "iface", "bus";
|
||||||
status = "disabled";
|
|
||||||
};
|
};
|
||||||
|
|
||||||
agnoc@0 {
|
agnoc@0 {
|
||||||
@ -1674,7 +1691,7 @@
|
|||||||
#interrupt-cells = <1>;
|
#interrupt-cells = <1>;
|
||||||
|
|
||||||
clocks = <&mmcc MDSS_AHB_CLK>;
|
clocks = <&mmcc MDSS_AHB_CLK>;
|
||||||
clock-names = "iface_clk";
|
clock-names = "iface";
|
||||||
|
|
||||||
#address-cells = <1>;
|
#address-cells = <1>;
|
||||||
#size-cells = <1>;
|
#size-cells = <1>;
|
||||||
@ -1693,11 +1710,11 @@
|
|||||||
<&mmcc MDSS_MDP_CLK>,
|
<&mmcc MDSS_MDP_CLK>,
|
||||||
<&mmcc SMMU_MDP_AXI_CLK>,
|
<&mmcc SMMU_MDP_AXI_CLK>,
|
||||||
<&mmcc MDSS_VSYNC_CLK>;
|
<&mmcc MDSS_VSYNC_CLK>;
|
||||||
clock-names = "iface_clk",
|
clock-names = "iface",
|
||||||
"bus_clk",
|
"bus",
|
||||||
"core_clk",
|
"core",
|
||||||
"iommu_clk",
|
"iommu",
|
||||||
"vsync_clk";
|
"vsync";
|
||||||
|
|
||||||
iommus = <&mdp_smmu 0>;
|
iommus = <&mdp_smmu 0>;
|
||||||
|
|
||||||
@ -1732,11 +1749,11 @@
|
|||||||
<&mmcc MDSS_HDMI_AHB_CLK>,
|
<&mmcc MDSS_HDMI_AHB_CLK>,
|
||||||
<&mmcc MDSS_EXTPCLK_CLK>;
|
<&mmcc MDSS_EXTPCLK_CLK>;
|
||||||
clock-names =
|
clock-names =
|
||||||
"mdp_core_clk",
|
"mdp_core",
|
||||||
"iface_clk",
|
"iface",
|
||||||
"core_clk",
|
"core",
|
||||||
"alt_iface_clk",
|
"alt_iface",
|
||||||
"extp_clk";
|
"extp";
|
||||||
|
|
||||||
phys = <&hdmi_phy>;
|
phys = <&hdmi_phy>;
|
||||||
phy-names = "hdmi_phy";
|
phy-names = "hdmi_phy";
|
||||||
@ -1773,8 +1790,8 @@
|
|||||||
|
|
||||||
clocks = <&mmcc MDSS_AHB_CLK>,
|
clocks = <&mmcc MDSS_AHB_CLK>,
|
||||||
<&gcc GCC_HDMI_CLKREF_CLK>;
|
<&gcc GCC_HDMI_CLKREF_CLK>;
|
||||||
clock-names = "iface_clk",
|
clock-names = "iface",
|
||||||
"ref_clk";
|
"ref";
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
@ -1814,7 +1831,7 @@
|
|||||||
power-domains = <&gcc HLOS1_VOTE_LPASS_ADSP_GDSC>;
|
power-domains = <&gcc HLOS1_VOTE_LPASS_ADSP_GDSC>;
|
||||||
compatible = "qcom,apr-v2";
|
compatible = "qcom,apr-v2";
|
||||||
qcom,smd-channels = "apr_audio_svc";
|
qcom,smd-channels = "apr_audio_svc";
|
||||||
reg = <APR_DOMAIN_ADSP>;
|
qcom,apr-domain = <APR_DOMAIN_ADSP>;
|
||||||
#address-cells = <1>;
|
#address-cells = <1>;
|
||||||
#size-cells = <0>;
|
#size-cells = <0>;
|
||||||
|
|
||||||
|
|||||||
@ -4,6 +4,7 @@
|
|||||||
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
||||||
#include <dt-bindings/clock/qcom,gcc-msm8998.h>
|
#include <dt-bindings/clock/qcom,gcc-msm8998.h>
|
||||||
#include <dt-bindings/clock/qcom,rpmcc.h>
|
#include <dt-bindings/clock/qcom,rpmcc.h>
|
||||||
|
#include <dt-bindings/power/qcom-rpmpd.h>
|
||||||
#include <dt-bindings/gpio/gpio.h>
|
#include <dt-bindings/gpio/gpio.h>
|
||||||
|
|
||||||
/ {
|
/ {
|
||||||
@ -78,6 +79,7 @@
|
|||||||
compatible = "arm,armv8";
|
compatible = "arm,armv8";
|
||||||
reg = <0x0 0x0>;
|
reg = <0x0 0x0>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&LITTLE_CPU_SLEEP_0 &LITTLE_CPU_SLEEP_1>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
L2_0: l2-cache {
|
L2_0: l2-cache {
|
||||||
compatible = "arm,arch-cache";
|
compatible = "arm,arch-cache";
|
||||||
@ -96,6 +98,7 @@
|
|||||||
compatible = "arm,armv8";
|
compatible = "arm,armv8";
|
||||||
reg = <0x0 0x1>;
|
reg = <0x0 0x1>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&LITTLE_CPU_SLEEP_0 &LITTLE_CPU_SLEEP_1>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
L1_I_1: l1-icache {
|
L1_I_1: l1-icache {
|
||||||
compatible = "arm,arch-cache";
|
compatible = "arm,arch-cache";
|
||||||
@ -110,6 +113,7 @@
|
|||||||
compatible = "arm,armv8";
|
compatible = "arm,armv8";
|
||||||
reg = <0x0 0x2>;
|
reg = <0x0 0x2>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&LITTLE_CPU_SLEEP_0 &LITTLE_CPU_SLEEP_1>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
L1_I_2: l1-icache {
|
L1_I_2: l1-icache {
|
||||||
compatible = "arm,arch-cache";
|
compatible = "arm,arch-cache";
|
||||||
@ -124,6 +128,7 @@
|
|||||||
compatible = "arm,armv8";
|
compatible = "arm,armv8";
|
||||||
reg = <0x0 0x3>;
|
reg = <0x0 0x3>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&LITTLE_CPU_SLEEP_0 &LITTLE_CPU_SLEEP_1>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
L1_I_3: l1-icache {
|
L1_I_3: l1-icache {
|
||||||
compatible = "arm,arch-cache";
|
compatible = "arm,arch-cache";
|
||||||
@ -138,6 +143,7 @@
|
|||||||
compatible = "arm,armv8";
|
compatible = "arm,armv8";
|
||||||
reg = <0x0 0x100>;
|
reg = <0x0 0x100>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&BIG_CPU_SLEEP_0 &BIG_CPU_SLEEP_1>;
|
||||||
next-level-cache = <&L2_1>;
|
next-level-cache = <&L2_1>;
|
||||||
L2_1: l2-cache {
|
L2_1: l2-cache {
|
||||||
compatible = "arm,arch-cache";
|
compatible = "arm,arch-cache";
|
||||||
@ -156,6 +162,7 @@
|
|||||||
compatible = "arm,armv8";
|
compatible = "arm,armv8";
|
||||||
reg = <0x0 0x101>;
|
reg = <0x0 0x101>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&BIG_CPU_SLEEP_0 &BIG_CPU_SLEEP_1>;
|
||||||
next-level-cache = <&L2_1>;
|
next-level-cache = <&L2_1>;
|
||||||
L1_I_101: l1-icache {
|
L1_I_101: l1-icache {
|
||||||
compatible = "arm,arch-cache";
|
compatible = "arm,arch-cache";
|
||||||
@ -170,6 +177,7 @@
|
|||||||
compatible = "arm,armv8";
|
compatible = "arm,armv8";
|
||||||
reg = <0x0 0x102>;
|
reg = <0x0 0x102>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&BIG_CPU_SLEEP_0 &BIG_CPU_SLEEP_1>;
|
||||||
next-level-cache = <&L2_1>;
|
next-level-cache = <&L2_1>;
|
||||||
L1_I_102: l1-icache {
|
L1_I_102: l1-icache {
|
||||||
compatible = "arm,arch-cache";
|
compatible = "arm,arch-cache";
|
||||||
@ -184,6 +192,7 @@
|
|||||||
compatible = "arm,armv8";
|
compatible = "arm,armv8";
|
||||||
reg = <0x0 0x103>;
|
reg = <0x0 0x103>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&BIG_CPU_SLEEP_0 &BIG_CPU_SLEEP_1>;
|
||||||
next-level-cache = <&L2_1>;
|
next-level-cache = <&L2_1>;
|
||||||
L1_I_103: l1-icache {
|
L1_I_103: l1-icache {
|
||||||
compatible = "arm,arch-cache";
|
compatible = "arm,arch-cache";
|
||||||
@ -230,6 +239,48 @@
|
|||||||
};
|
};
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
idle-states {
|
||||||
|
entry-method = "psci";
|
||||||
|
|
||||||
|
LITTLE_CPU_SLEEP_0: cpu-sleep-0-0 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "little-retention";
|
||||||
|
arm,psci-suspend-param = <0x00000002>;
|
||||||
|
entry-latency-us = <81>;
|
||||||
|
exit-latency-us = <86>;
|
||||||
|
min-residency-us = <200>;
|
||||||
|
};
|
||||||
|
|
||||||
|
LITTLE_CPU_SLEEP_1: cpu-sleep-0-1 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "little-power-collapse";
|
||||||
|
arm,psci-suspend-param = <0x40000003>;
|
||||||
|
entry-latency-us = <273>;
|
||||||
|
exit-latency-us = <612>;
|
||||||
|
min-residency-us = <1000>;
|
||||||
|
local-timer-stop;
|
||||||
|
};
|
||||||
|
|
||||||
|
BIG_CPU_SLEEP_0: cpu-sleep-1-0 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "big-retention";
|
||||||
|
arm,psci-suspend-param = <0x00000002>;
|
||||||
|
entry-latency-us = <79>;
|
||||||
|
exit-latency-us = <82>;
|
||||||
|
min-residency-us = <200>;
|
||||||
|
};
|
||||||
|
|
||||||
|
BIG_CPU_SLEEP_1: cpu-sleep-1-1 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "big-power-collapse";
|
||||||
|
arm,psci-suspend-param = <0x40000003>;
|
||||||
|
entry-latency-us = <336>;
|
||||||
|
exit-latency-us = <525>;
|
||||||
|
min-residency-us = <1000>;
|
||||||
|
local-timer-stop;
|
||||||
|
};
|
||||||
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
firmware {
|
firmware {
|
||||||
@ -264,6 +315,56 @@
|
|||||||
compatible = "qcom,rpmcc-msm8998", "qcom,rpmcc";
|
compatible = "qcom,rpmcc-msm8998", "qcom,rpmcc";
|
||||||
#clock-cells = <1>;
|
#clock-cells = <1>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
rpmpd: power-controller {
|
||||||
|
compatible = "qcom,msm8998-rpmpd";
|
||||||
|
#power-domain-cells = <1>;
|
||||||
|
operating-points-v2 = <&rpmpd_opp_table>;
|
||||||
|
|
||||||
|
rpmpd_opp_table: opp-table {
|
||||||
|
compatible = "operating-points-v2";
|
||||||
|
|
||||||
|
rpmpd_opp_ret: opp1 {
|
||||||
|
opp-level = <16>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_ret_plus: opp2 {
|
||||||
|
opp-level = <32>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_min_svs: opp3 {
|
||||||
|
opp-level = <48>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_low_svs: opp4 {
|
||||||
|
opp-level = <64>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_svs: opp5 {
|
||||||
|
opp-level = <128>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_svs_plus: opp6 {
|
||||||
|
opp-level = <192>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_nom: opp7 {
|
||||||
|
opp-level = <256>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_nom_plus: opp8 {
|
||||||
|
opp-level = <320>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_turbo: opp9 {
|
||||||
|
opp-level = <384>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_turbo_plus: opp10 {
|
||||||
|
opp-level = <512>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -758,6 +859,90 @@
|
|||||||
#thermal-sensor-cells = <1>;
|
#thermal-sensor-cells = <1>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
anoc1_smmu: iommu@1680000 {
|
||||||
|
compatible = "qcom,msm8998-smmu-v2", "qcom,smmu-v2";
|
||||||
|
reg = <0x01680000 0x10000>;
|
||||||
|
#iommu-cells = <1>;
|
||||||
|
|
||||||
|
#global-interrupts = <0>;
|
||||||
|
interrupts =
|
||||||
|
<GIC_SPI 364 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 365 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 366 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 367 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 368 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 369 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
};
|
||||||
|
|
||||||
|
pcie0: pci@1c00000 {
|
||||||
|
compatible = "qcom,pcie-msm8996";
|
||||||
|
reg = <0x01c00000 0x2000>,
|
||||||
|
<0x1b000000 0xf1d>,
|
||||||
|
<0x1b000f20 0xa8>,
|
||||||
|
<0x1b100000 0x100000>;
|
||||||
|
reg-names = "parf", "dbi", "elbi", "config";
|
||||||
|
device_type = "pci";
|
||||||
|
linux,pci-domain = <0>;
|
||||||
|
bus-range = <0x00 0xff>;
|
||||||
|
#address-cells = <3>;
|
||||||
|
#size-cells = <2>;
|
||||||
|
num-lanes = <1>;
|
||||||
|
phys = <&pciephy>;
|
||||||
|
phy-names = "pciephy";
|
||||||
|
|
||||||
|
ranges = <0x01000000 0x0 0x1b200000 0x1b200000 0x0 0x100000>,
|
||||||
|
<0x02000000 0x0 0x1b300000 0x1b300000 0x0 0xd00000>;
|
||||||
|
|
||||||
|
#interrupt-cells = <1>;
|
||||||
|
interrupts = <GIC_SPI 405 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
interrupt-names = "msi";
|
||||||
|
interrupt-map-mask = <0 0 0 0x7>;
|
||||||
|
interrupt-map = <0 0 0 1 &intc 0 135 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<0 0 0 2 &intc 0 136 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<0 0 0 3 &intc 0 138 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<0 0 0 4 &intc 0 139 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
|
||||||
|
clocks = <&gcc GCC_PCIE_0_PIPE_CLK>,
|
||||||
|
<&gcc GCC_PCIE_0_MSTR_AXI_CLK>,
|
||||||
|
<&gcc GCC_PCIE_0_SLV_AXI_CLK>,
|
||||||
|
<&gcc GCC_PCIE_0_CFG_AHB_CLK>,
|
||||||
|
<&gcc GCC_PCIE_0_AUX_CLK>;
|
||||||
|
clock-names = "pipe", "bus_master", "bus_slave", "cfg", "aux";
|
||||||
|
|
||||||
|
power-domains = <&gcc PCIE_0_GDSC>;
|
||||||
|
iommu-map = <0x100 &anoc1_smmu 0x1480 1>;
|
||||||
|
perst-gpios = <&tlmm 35 GPIO_ACTIVE_LOW>;
|
||||||
|
};
|
||||||
|
|
||||||
|
phy@1c06000 {
|
||||||
|
compatible = "qcom,msm8998-qmp-pcie-phy";
|
||||||
|
reg = <0x01c06000 0x18c>;
|
||||||
|
#address-cells = <1>;
|
||||||
|
#size-cells = <1>;
|
||||||
|
ranges;
|
||||||
|
|
||||||
|
clocks = <&gcc GCC_PCIE_PHY_AUX_CLK>,
|
||||||
|
<&gcc GCC_PCIE_0_CFG_AHB_CLK>,
|
||||||
|
<&gcc GCC_PCIE_CLKREF_CLK>;
|
||||||
|
clock-names = "aux", "cfg_ahb", "ref";
|
||||||
|
|
||||||
|
resets = <&gcc GCC_PCIE_0_PHY_BCR>, <&gcc GCC_PCIE_PHY_BCR>;
|
||||||
|
reset-names = "phy", "common";
|
||||||
|
|
||||||
|
vdda-phy-supply = <&vreg_l1a_0p875>;
|
||||||
|
vdda-pll-supply = <&vreg_l2a_1p2>;
|
||||||
|
|
||||||
|
pciephy: lane@1c06800 {
|
||||||
|
reg = <0x01c06200 0x128>, <0x01c06400 0x1fc>, <0x01c06800 0x20c>;
|
||||||
|
#phy-cells = <0>;
|
||||||
|
|
||||||
|
clocks = <&gcc GCC_PCIE_0_PIPE_CLK>;
|
||||||
|
clock-names = "pipe0";
|
||||||
|
clock-output-names = "pcie_0_pipe_clk_src";
|
||||||
|
#clock-cells = <0>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
tcsr_mutex_regs: syscon@1f40000 {
|
tcsr_mutex_regs: syscon@1f40000 {
|
||||||
compatible = "syscon";
|
compatible = "syscon";
|
||||||
reg = <0x1f40000 0x20000>;
|
reg = <0x1f40000 0x20000>;
|
||||||
|
|||||||
@ -39,7 +39,7 @@
|
|||||||
#size-cells = <0>;
|
#size-cells = <0>;
|
||||||
|
|
||||||
pm8998_pon: pon@800 {
|
pm8998_pon: pon@800 {
|
||||||
compatible = "qcom,pm8916-pon";
|
compatible = "qcom,pm8998-pon";
|
||||||
|
|
||||||
reg = <0x800>;
|
reg = <0x800>;
|
||||||
mode-bootloader = <0x2>;
|
mode-bootloader = <0x2>;
|
||||||
|
|||||||
@ -98,7 +98,7 @@
|
|||||||
qcom,pre-scaling = <1 1>;
|
qcom,pre-scaling = <1 1>;
|
||||||
};
|
};
|
||||||
|
|
||||||
vph_pwr {
|
pon_1: vph_pwr {
|
||||||
reg = <ADC5_VPH_PWR>;
|
reg = <ADC5_VPH_PWR>;
|
||||||
qcom,pre-scaling = <1 3>;
|
qcom,pre-scaling = <1 3>;
|
||||||
};
|
};
|
||||||
@ -108,18 +108,24 @@
|
|||||||
qcom,pre-scaling = <1 1>;
|
qcom,pre-scaling = <1 1>;
|
||||||
};
|
};
|
||||||
|
|
||||||
xo_therm_100k_pu {
|
pa_therm1: thermistor1 {
|
||||||
reg = <ADC5_XO_THERM_100K_PU>;
|
|
||||||
qcom,pre-scaling = <1 1>;
|
|
||||||
};
|
|
||||||
|
|
||||||
amux_thm1_100k_pu {
|
|
||||||
reg = <ADC5_AMUX_THM1_100K_PU>;
|
reg = <ADC5_AMUX_THM1_100K_PU>;
|
||||||
|
qcom,ratiometric;
|
||||||
|
qcom,hw-settle-time = <200>;
|
||||||
qcom,pre-scaling = <1 1>;
|
qcom,pre-scaling = <1 1>;
|
||||||
};
|
};
|
||||||
|
|
||||||
amux_thm3_100k_pu {
|
pa_therm3: thermistor3 {
|
||||||
reg = <ADC5_AMUX_THM3_100K_PU>;
|
reg = <ADC5_AMUX_THM3_100K_PU>;
|
||||||
|
qcom,ratiometric;
|
||||||
|
qcom,hw-settle-time = <200>;
|
||||||
|
qcom,pre-scaling = <1 1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
xo_therm: xo_temp {
|
||||||
|
reg = <ADC5_XO_THERM_100K_PU>;
|
||||||
|
qcom,ratiometric;
|
||||||
|
qcom,hw-settle-time = <200>;
|
||||||
qcom,pre-scaling = <1 1>;
|
qcom,pre-scaling = <1 1>;
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|||||||
@ -1,6 +1,7 @@
|
|||||||
// SPDX-License-Identifier: GPL-2.0
|
// SPDX-License-Identifier: GPL-2.0
|
||||||
// Copyright (c) 2018, Linaro Limited
|
// Copyright (c) 2018, Linaro Limited
|
||||||
|
|
||||||
|
#include <dt-bindings/gpio/gpio.h>
|
||||||
#include "qcs404.dtsi"
|
#include "qcs404.dtsi"
|
||||||
#include "pms405.dtsi"
|
#include "pms405.dtsi"
|
||||||
|
|
||||||
@ -56,18 +57,41 @@
|
|||||||
qcom,controlled-remotely;
|
qcom,controlled-remotely;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
&gcc {
|
||||||
|
protected-clocks = <GCC_BIMC_CDSP_CLK>,
|
||||||
|
<GCC_CDSP_CFG_AHB_CLK>,
|
||||||
|
<GCC_CDSP_BIMC_CLK_SRC>,
|
||||||
|
<GCC_CDSP_TBU_CLK>;
|
||||||
|
};
|
||||||
|
|
||||||
&pms405_spmi_regulators {
|
&pms405_spmi_regulators {
|
||||||
vdd_s3-supply = <&pms405_s3>;
|
vdd_s3-supply = <&vph_pwr>;
|
||||||
|
|
||||||
pms405_s3: s3 {
|
pms405_s3: s3 {
|
||||||
regulator-always-on;
|
regulator-always-on;
|
||||||
regulator-boot-on;
|
regulator-boot-on;
|
||||||
regulator-name = "vdd_apc";
|
regulator-name = "vdd_apc";
|
||||||
regulator-min-microvolt = <1048000>;
|
regulator-min-microvolt = <1048000>;
|
||||||
regulator-max-microvolt = <1352000>;
|
regulator-max-microvolt = <1384000>;
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
&pcie {
|
||||||
|
status = "ok";
|
||||||
|
|
||||||
|
perst-gpio = <&tlmm 43 GPIO_ACTIVE_LOW>;
|
||||||
|
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&perst_state>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pcie_phy {
|
||||||
|
status = "ok";
|
||||||
|
|
||||||
|
vdda-vp-supply = <&vreg_l3_1p05>;
|
||||||
|
vdda-vph-supply = <&vreg_l5_1p8>;
|
||||||
|
};
|
||||||
|
|
||||||
&remoteproc_adsp {
|
&remoteproc_adsp {
|
||||||
status = "ok";
|
status = "ok";
|
||||||
};
|
};
|
||||||
@ -118,7 +142,7 @@
|
|||||||
};
|
};
|
||||||
|
|
||||||
vreg_l3_1p05: l3 {
|
vreg_l3_1p05: l3 {
|
||||||
regulator-min-microvolt = <1050000>;
|
regulator-min-microvolt = <1048000>;
|
||||||
regulator-max-microvolt = <1160000>;
|
regulator-max-microvolt = <1160000>;
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -184,6 +208,15 @@
|
|||||||
};
|
};
|
||||||
|
|
||||||
&tlmm {
|
&tlmm {
|
||||||
|
perst_state: perst {
|
||||||
|
pins = "gpio43";
|
||||||
|
function = "gpio";
|
||||||
|
|
||||||
|
drive-strength = <2>;
|
||||||
|
bias-disable;
|
||||||
|
output-low;
|
||||||
|
};
|
||||||
|
|
||||||
sdc1_on: sdc1-on {
|
sdc1_on: sdc1-on {
|
||||||
clk {
|
clk {
|
||||||
pins = "sdc1_clk";
|
pins = "sdc1_clk";
|
||||||
@ -200,7 +233,7 @@
|
|||||||
data {
|
data {
|
||||||
pins = "sdc1_data";
|
pins = "sdc1_data";
|
||||||
bias-pull-up;
|
bias-pull-up;
|
||||||
dreive-strength = <10>;
|
drive-strength = <10>;
|
||||||
};
|
};
|
||||||
|
|
||||||
rclk {
|
rclk {
|
||||||
@ -225,7 +258,7 @@
|
|||||||
data {
|
data {
|
||||||
pins = "sdc1_data";
|
pins = "sdc1_data";
|
||||||
bias-pull-up;
|
bias-pull-up;
|
||||||
dreive-strength = <2>;
|
drive-strength = <2>;
|
||||||
};
|
};
|
||||||
|
|
||||||
rclk {
|
rclk {
|
||||||
|
|||||||
@ -3,7 +3,9 @@
|
|||||||
|
|
||||||
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
#include <dt-bindings/interrupt-controller/arm-gic.h>
|
||||||
#include <dt-bindings/clock/qcom,gcc-qcs404.h>
|
#include <dt-bindings/clock/qcom,gcc-qcs404.h>
|
||||||
|
#include <dt-bindings/clock/qcom,turingcc-qcs404.h>
|
||||||
#include <dt-bindings/clock/qcom,rpmcc.h>
|
#include <dt-bindings/clock/qcom,rpmcc.h>
|
||||||
|
#include <dt-bindings/power/qcom-rpmpd.h>
|
||||||
|
|
||||||
/ {
|
/ {
|
||||||
interrupt-parent = <&intc>;
|
interrupt-parent = <&intc>;
|
||||||
@ -30,6 +32,7 @@
|
|||||||
compatible = "arm,cortex-a53";
|
compatible = "arm,cortex-a53";
|
||||||
reg = <0x100>;
|
reg = <0x100>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -38,6 +41,7 @@
|
|||||||
compatible = "arm,cortex-a53";
|
compatible = "arm,cortex-a53";
|
||||||
reg = <0x101>;
|
reg = <0x101>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -46,6 +50,7 @@
|
|||||||
compatible = "arm,cortex-a53";
|
compatible = "arm,cortex-a53";
|
||||||
reg = <0x102>;
|
reg = <0x102>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -54,6 +59,7 @@
|
|||||||
compatible = "arm,cortex-a53";
|
compatible = "arm,cortex-a53";
|
||||||
reg = <0x103>;
|
reg = <0x103>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&CPU_SLEEP_0>;
|
||||||
next-level-cache = <&L2_0>;
|
next-level-cache = <&L2_0>;
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -61,6 +67,20 @@
|
|||||||
compatible = "cache";
|
compatible = "cache";
|
||||||
cache-level = <2>;
|
cache-level = <2>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
idle-states {
|
||||||
|
entry-method = "psci";
|
||||||
|
|
||||||
|
CPU_SLEEP_0: cpu-sleep-0 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "standalone-power-collapse";
|
||||||
|
arm,psci-suspend-param = <0x40000003>;
|
||||||
|
entry-latency-us = <125>;
|
||||||
|
exit-latency-us = <180>;
|
||||||
|
min-residency-us = <595>;
|
||||||
|
local-timer-stop;
|
||||||
|
};
|
||||||
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
firmware {
|
firmware {
|
||||||
@ -81,99 +101,6 @@
|
|||||||
method = "smc";
|
method = "smc";
|
||||||
};
|
};
|
||||||
|
|
||||||
remoteproc_adsp: remoteproc-adsp {
|
|
||||||
compatible = "qcom,qcs404-adsp-pas";
|
|
||||||
|
|
||||||
interrupts-extended = <&intc GIC_SPI 293 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&adsp_smp2p_in 0 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&adsp_smp2p_in 1 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&adsp_smp2p_in 2 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&adsp_smp2p_in 3 IRQ_TYPE_EDGE_RISING>;
|
|
||||||
interrupt-names = "wdog", "fatal", "ready",
|
|
||||||
"handover", "stop-ack";
|
|
||||||
|
|
||||||
clocks = <&xo_board>;
|
|
||||||
clock-names = "xo";
|
|
||||||
|
|
||||||
memory-region = <&adsp_fw_mem>;
|
|
||||||
|
|
||||||
qcom,smem-states = <&adsp_smp2p_out 0>;
|
|
||||||
qcom,smem-state-names = "stop";
|
|
||||||
|
|
||||||
status = "disabled";
|
|
||||||
|
|
||||||
glink-edge {
|
|
||||||
interrupts = <GIC_SPI 289 IRQ_TYPE_EDGE_RISING>;
|
|
||||||
|
|
||||||
qcom,remote-pid = <2>;
|
|
||||||
mboxes = <&apcs_glb 8>;
|
|
||||||
|
|
||||||
label = "adsp";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
remoteproc_cdsp: remoteproc-cdsp {
|
|
||||||
compatible = "qcom,qcs404-cdsp-pas";
|
|
||||||
|
|
||||||
interrupts-extended = <&intc GIC_SPI 229 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&cdsp_smp2p_in 0 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&cdsp_smp2p_in 1 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&cdsp_smp2p_in 2 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&cdsp_smp2p_in 3 IRQ_TYPE_EDGE_RISING>;
|
|
||||||
interrupt-names = "wdog", "fatal", "ready",
|
|
||||||
"handover", "stop-ack";
|
|
||||||
|
|
||||||
clocks = <&xo_board>;
|
|
||||||
clock-names = "xo";
|
|
||||||
|
|
||||||
memory-region = <&cdsp_fw_mem>;
|
|
||||||
|
|
||||||
qcom,smem-states = <&cdsp_smp2p_out 0>;
|
|
||||||
qcom,smem-state-names = "stop";
|
|
||||||
|
|
||||||
status = "disabled";
|
|
||||||
|
|
||||||
glink-edge {
|
|
||||||
interrupts = <GIC_SPI 141 IRQ_TYPE_EDGE_RISING>;
|
|
||||||
|
|
||||||
qcom,remote-pid = <5>;
|
|
||||||
mboxes = <&apcs_glb 12>;
|
|
||||||
|
|
||||||
label = "cdsp";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
remoteproc_wcss: remoteproc-wcss {
|
|
||||||
compatible = "qcom,qcs404-wcss-pas";
|
|
||||||
|
|
||||||
interrupts-extended = <&intc GIC_SPI 153 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&wcss_smp2p_in 0 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&wcss_smp2p_in 1 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&wcss_smp2p_in 2 IRQ_TYPE_EDGE_RISING>,
|
|
||||||
<&wcss_smp2p_in 3 IRQ_TYPE_EDGE_RISING>;
|
|
||||||
interrupt-names = "wdog", "fatal", "ready",
|
|
||||||
"handover", "stop-ack";
|
|
||||||
|
|
||||||
clocks = <&xo_board>;
|
|
||||||
clock-names = "xo";
|
|
||||||
|
|
||||||
memory-region = <&wlan_fw_mem>;
|
|
||||||
|
|
||||||
qcom,smem-states = <&wcss_smp2p_out 0>;
|
|
||||||
qcom,smem-state-names = "stop";
|
|
||||||
|
|
||||||
status = "disabled";
|
|
||||||
|
|
||||||
glink-edge {
|
|
||||||
interrupts = <GIC_SPI 156 IRQ_TYPE_EDGE_RISING>;
|
|
||||||
|
|
||||||
qcom,remote-pid = <1>;
|
|
||||||
mboxes = <&apcs_glb 16>;
|
|
||||||
|
|
||||||
label = "wcss";
|
|
||||||
};
|
|
||||||
};
|
|
||||||
|
|
||||||
reserved-memory {
|
reserved-memory {
|
||||||
#address-cells = <2>;
|
#address-cells = <2>;
|
||||||
#size-cells = <2>;
|
#size-cells = <2>;
|
||||||
@ -230,6 +157,60 @@
|
|||||||
compatible = "qcom,rpmcc-qcs404";
|
compatible = "qcom,rpmcc-qcs404";
|
||||||
#clock-cells = <1>;
|
#clock-cells = <1>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
rpmpd: power-controller {
|
||||||
|
compatible = "qcom,qcs404-rpmpd";
|
||||||
|
#power-domain-cells = <1>;
|
||||||
|
operating-points-v2 = <&rpmpd_opp_table>;
|
||||||
|
|
||||||
|
rpmpd_opp_table: opp-table {
|
||||||
|
compatible = "operating-points-v2";
|
||||||
|
|
||||||
|
rpmpd_opp_ret: opp1 {
|
||||||
|
opp-level = <16>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_ret_plus: opp2 {
|
||||||
|
opp-level = <32>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_min_svs: opp3 {
|
||||||
|
opp-level = <48>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_low_svs: opp4 {
|
||||||
|
opp-level = <64>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_svs: opp5 {
|
||||||
|
opp-level = <128>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_svs_plus: opp6 {
|
||||||
|
opp-level = <192>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_nom: opp7 {
|
||||||
|
opp-level = <256>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_nom_plus: opp8 {
|
||||||
|
opp-level = <320>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_turbo: opp9 {
|
||||||
|
opp-level = <384>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_turbo_no_cpr: opp10 {
|
||||||
|
opp-level = <416>;
|
||||||
|
};
|
||||||
|
|
||||||
|
rpmpd_opp_turbo_plus: opp11 {
|
||||||
|
opp-level = <512>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
@ -254,6 +235,17 @@
|
|||||||
ranges = <0 0 0 0xffffffff>;
|
ranges = <0 0 0 0xffffffff>;
|
||||||
compatible = "simple-bus";
|
compatible = "simple-bus";
|
||||||
|
|
||||||
|
turingcc: clock-controller@800000 {
|
||||||
|
compatible = "qcom,qcs404-turingcc";
|
||||||
|
reg = <0x00800000 0x30000>;
|
||||||
|
clocks = <&gcc GCC_CDSP_CFG_AHB_CLK>;
|
||||||
|
|
||||||
|
#clock-cells = <1>;
|
||||||
|
#reset-cells = <1>;
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
|
||||||
rpm_msg_ram: memory@60000 {
|
rpm_msg_ram: memory@60000 {
|
||||||
compatible = "qcom,rpm-msg-ram";
|
compatible = "qcom,rpm-msg-ram";
|
||||||
reg = <0x00060000 0x6000>;
|
reg = <0x00060000 0x6000>;
|
||||||
@ -266,6 +258,57 @@
|
|||||||
clock-names = "core";
|
clock-names = "core";
|
||||||
};
|
};
|
||||||
|
|
||||||
|
remoteproc_cdsp: remoteproc@b00000 {
|
||||||
|
compatible = "qcom,qcs404-cdsp-pas";
|
||||||
|
reg = <0x00b00000 0x4040>;
|
||||||
|
|
||||||
|
interrupts-extended = <&intc GIC_SPI 229 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&cdsp_smp2p_in 0 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&cdsp_smp2p_in 1 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&cdsp_smp2p_in 2 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&cdsp_smp2p_in 3 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
interrupt-names = "wdog", "fatal", "ready",
|
||||||
|
"handover", "stop-ack";
|
||||||
|
|
||||||
|
clocks = <&xo_board>,
|
||||||
|
<&gcc GCC_CDSP_CFG_AHB_CLK>,
|
||||||
|
<&gcc GCC_CDSP_TBU_CLK>,
|
||||||
|
<&gcc GCC_BIMC_CDSP_CLK>,
|
||||||
|
<&turingcc TURING_WRAPPER_AON_CLK>,
|
||||||
|
<&turingcc TURING_Q6SS_AHBS_AON_CLK>,
|
||||||
|
<&turingcc TURING_Q6SS_AHBM_AON_CLK>,
|
||||||
|
<&turingcc TURING_Q6SS_Q6_AXIM_CLK>;
|
||||||
|
clock-names = "xo",
|
||||||
|
"sway",
|
||||||
|
"tbu",
|
||||||
|
"bimc",
|
||||||
|
"ahb_aon",
|
||||||
|
"q6ss_slave",
|
||||||
|
"q6ss_master",
|
||||||
|
"q6_axim";
|
||||||
|
|
||||||
|
resets = <&gcc GCC_CDSP_RESTART>;
|
||||||
|
reset-names = "restart";
|
||||||
|
|
||||||
|
qcom,halt-regs = <&tcsr 0x19004>;
|
||||||
|
|
||||||
|
memory-region = <&cdsp_fw_mem>;
|
||||||
|
|
||||||
|
qcom,smem-states = <&cdsp_smp2p_out 0>;
|
||||||
|
qcom,smem-state-names = "stop";
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
|
||||||
|
glink-edge {
|
||||||
|
interrupts = <GIC_SPI 141 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
|
||||||
|
qcom,remote-pid = <5>;
|
||||||
|
mboxes = <&apcs_glb 12>;
|
||||||
|
|
||||||
|
label = "cdsp";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
tlmm: pinctrl@1000000 {
|
tlmm: pinctrl@1000000 {
|
||||||
compatible = "qcom,qcs404-pinctrl";
|
compatible = "qcom,qcs404-pinctrl";
|
||||||
reg = <0x01000000 0x200000>,
|
reg = <0x01000000 0x200000>,
|
||||||
@ -394,6 +437,11 @@
|
|||||||
reg = <0x01905000 0x20000>;
|
reg = <0x01905000 0x20000>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
tcsr: syscon@1937000 {
|
||||||
|
compatible = "syscon";
|
||||||
|
reg = <0x01937000 0x25000>;
|
||||||
|
};
|
||||||
|
|
||||||
spmi_bus: spmi@200f000 {
|
spmi_bus: spmi@200f000 {
|
||||||
compatible = "qcom,spmi-pmic-arb";
|
compatible = "qcom,spmi-pmic-arb";
|
||||||
reg = <0x0200f000 0x001000>,
|
reg = <0x0200f000 0x001000>,
|
||||||
@ -412,6 +460,53 @@
|
|||||||
#interrupt-cells = <4>;
|
#interrupt-cells = <4>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
remoteproc_wcss: remoteproc@7400000 {
|
||||||
|
compatible = "qcom,qcs404-wcss-pas";
|
||||||
|
reg = <0x07400000 0x4040>;
|
||||||
|
|
||||||
|
interrupts-extended = <&intc GIC_SPI 153 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&wcss_smp2p_in 0 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&wcss_smp2p_in 1 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&wcss_smp2p_in 2 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&wcss_smp2p_in 3 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
interrupt-names = "wdog", "fatal", "ready",
|
||||||
|
"handover", "stop-ack";
|
||||||
|
|
||||||
|
clocks = <&xo_board>;
|
||||||
|
clock-names = "xo";
|
||||||
|
|
||||||
|
memory-region = <&wlan_fw_mem>;
|
||||||
|
|
||||||
|
qcom,smem-states = <&wcss_smp2p_out 0>;
|
||||||
|
qcom,smem-state-names = "stop";
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
|
||||||
|
glink-edge {
|
||||||
|
interrupts = <GIC_SPI 156 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
|
||||||
|
qcom,remote-pid = <1>;
|
||||||
|
mboxes = <&apcs_glb 16>;
|
||||||
|
|
||||||
|
label = "wcss";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
pcie_phy: phy@7786000 {
|
||||||
|
compatible = "qcom,qcs404-pcie2-phy", "qcom,pcie2-phy";
|
||||||
|
reg = <0x07786000 0xb8>;
|
||||||
|
|
||||||
|
clocks = <&gcc GCC_PCIE_0_PIPE_CLK>;
|
||||||
|
resets = <&gcc GCC_PCIEPHY_0_PHY_BCR>,
|
||||||
|
<&gcc 21>;
|
||||||
|
reset-names = "phy", "pipe";
|
||||||
|
|
||||||
|
clock-output-names = "pcie_0_pipe_clk";
|
||||||
|
#phy-cells = <0>;
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
|
|
||||||
sdcc1: sdcc@7804000 {
|
sdcc1: sdcc@7804000 {
|
||||||
compatible = "qcom,sdhci-msm-v5";
|
compatible = "qcom,sdhci-msm-v5";
|
||||||
reg = <0x07804000 0x1000>, <0x7805000 0x1000>;
|
reg = <0x07804000 0x1000>, <0x7805000 0x1000>;
|
||||||
@ -797,6 +892,88 @@
|
|||||||
status = "disabled";
|
status = "disabled";
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
remoteproc_adsp: remoteproc@c700000 {
|
||||||
|
compatible = "qcom,qcs404-adsp-pas";
|
||||||
|
reg = <0x0c700000 0x4040>;
|
||||||
|
|
||||||
|
interrupts-extended = <&intc GIC_SPI 293 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&adsp_smp2p_in 0 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&adsp_smp2p_in 1 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&adsp_smp2p_in 2 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&adsp_smp2p_in 3 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
interrupt-names = "wdog", "fatal", "ready",
|
||||||
|
"handover", "stop-ack";
|
||||||
|
|
||||||
|
clocks = <&xo_board>;
|
||||||
|
clock-names = "xo";
|
||||||
|
|
||||||
|
memory-region = <&adsp_fw_mem>;
|
||||||
|
|
||||||
|
qcom,smem-states = <&adsp_smp2p_out 0>;
|
||||||
|
qcom,smem-state-names = "stop";
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
|
||||||
|
glink-edge {
|
||||||
|
interrupts = <GIC_SPI 289 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
|
||||||
|
qcom,remote-pid = <2>;
|
||||||
|
mboxes = <&apcs_glb 8>;
|
||||||
|
|
||||||
|
label = "adsp";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
pcie: pci@10000000 {
|
||||||
|
compatible = "qcom,pcie-qcs404", "snps,dw-pcie";
|
||||||
|
reg = <0x10000000 0xf1d>,
|
||||||
|
<0x10000f20 0xa8>,
|
||||||
|
<0x07780000 0x2000>,
|
||||||
|
<0x10001000 0x2000>;
|
||||||
|
reg-names = "dbi", "elbi", "parf", "config";
|
||||||
|
device_type = "pci";
|
||||||
|
linux,pci-domain = <0>;
|
||||||
|
bus-range = <0x00 0xff>;
|
||||||
|
num-lanes = <1>;
|
||||||
|
#address-cells = <3>;
|
||||||
|
#size-cells = <2>;
|
||||||
|
|
||||||
|
ranges = <0x81000000 0 0 0x10003000 0 0x00010000>, /* I/O */
|
||||||
|
<0x82000000 0 0x10013000 0x10013000 0 0x007ed000>; /* memory */
|
||||||
|
|
||||||
|
interrupts = <GIC_SPI 266 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
interrupt-names = "msi";
|
||||||
|
#interrupt-cells = <1>;
|
||||||
|
interrupt-map-mask = <0 0 0 0x7>;
|
||||||
|
interrupt-map = <0 0 0 1 &intc GIC_SPI 68 IRQ_TYPE_LEVEL_HIGH>, /* int_a */
|
||||||
|
<0 0 0 2 &intc GIC_SPI 224 IRQ_TYPE_LEVEL_HIGH>, /* int_b */
|
||||||
|
<0 0 0 3 &intc GIC_SPI 267 IRQ_TYPE_LEVEL_HIGH>, /* int_c */
|
||||||
|
<0 0 0 4 &intc GIC_SPI 268 IRQ_TYPE_LEVEL_HIGH>; /* int_d */
|
||||||
|
clocks = <&gcc GCC_PCIE_0_CFG_AHB_CLK>,
|
||||||
|
<&gcc GCC_PCIE_0_AUX_CLK>,
|
||||||
|
<&gcc GCC_PCIE_0_MSTR_AXI_CLK>,
|
||||||
|
<&gcc GCC_PCIE_0_SLV_AXI_CLK>;
|
||||||
|
clock-names = "iface", "aux", "master_bus", "slave_bus";
|
||||||
|
|
||||||
|
resets = <&gcc 18>,
|
||||||
|
<&gcc 17>,
|
||||||
|
<&gcc 15>,
|
||||||
|
<&gcc 19>,
|
||||||
|
<&gcc GCC_PCIE_0_BCR>,
|
||||||
|
<&gcc 16>;
|
||||||
|
reset-names = "axi_m",
|
||||||
|
"axi_s",
|
||||||
|
"axi_m_sticky",
|
||||||
|
"pipe_sticky",
|
||||||
|
"pwr",
|
||||||
|
"ahb";
|
||||||
|
|
||||||
|
phys = <&pcie_phy>;
|
||||||
|
phy-names = "pciephy";
|
||||||
|
|
||||||
|
status = "disabled";
|
||||||
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
timer {
|
timer {
|
||||||
|
|||||||
557
arch/arm64/boot/dts/qcom/sdm845-db845c.dts
Normal file
557
arch/arm64/boot/dts/qcom/sdm845-db845c.dts
Normal file
@ -0,0 +1,557 @@
|
|||||||
|
// SPDX-License-Identifier: GPL-2.0
|
||||||
|
/*
|
||||||
|
* Copyright (c) 2019, Linaro Ltd.
|
||||||
|
*/
|
||||||
|
|
||||||
|
/dts-v1/;
|
||||||
|
|
||||||
|
#include <dt-bindings/gpio/gpio.h>
|
||||||
|
#include <dt-bindings/pinctrl/qcom,pmic-gpio.h>
|
||||||
|
#include <dt-bindings/regulator/qcom,rpmh-regulator.h>
|
||||||
|
#include "sdm845.dtsi"
|
||||||
|
#include "pm8998.dtsi"
|
||||||
|
#include "pmi8998.dtsi"
|
||||||
|
|
||||||
|
/ {
|
||||||
|
model = "Thundercomm Dragonboard 845c";
|
||||||
|
compatible = "thundercomm,db845c", "qcom,sdm845";
|
||||||
|
|
||||||
|
aliases {
|
||||||
|
serial0 = &uart9;
|
||||||
|
hsuart0 = &uart6;
|
||||||
|
};
|
||||||
|
|
||||||
|
chosen {
|
||||||
|
stdout-path = "serial0:115200n8";
|
||||||
|
};
|
||||||
|
|
||||||
|
dc12v: dc12v-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "DC12V";
|
||||||
|
regulator-min-microvolt = <12000000>;
|
||||||
|
regulator-max-microvolt = <12000000>;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
gpio_keys {
|
||||||
|
compatible = "gpio-keys";
|
||||||
|
autorepeat;
|
||||||
|
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&vol_up_pin_a>;
|
||||||
|
|
||||||
|
vol-up {
|
||||||
|
label = "Volume Up";
|
||||||
|
linux,code = <KEY_VOLUMEUP>;
|
||||||
|
gpios = <&pm8998_gpio 6 GPIO_ACTIVE_LOW>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
leds {
|
||||||
|
compatible = "gpio-leds";
|
||||||
|
|
||||||
|
user4 {
|
||||||
|
label = "green:user4";
|
||||||
|
gpios = <&pm8998_gpio 13 GPIO_ACTIVE_HIGH>;
|
||||||
|
linux,default-trigger = "panic-indicator";
|
||||||
|
default-state = "off";
|
||||||
|
};
|
||||||
|
|
||||||
|
wlan {
|
||||||
|
label = "yellow:wlan";
|
||||||
|
gpios = <&pm8998_gpio 9 GPIO_ACTIVE_HIGH>;
|
||||||
|
linux,default-trigger = "phy0tx";
|
||||||
|
default-state = "off";
|
||||||
|
};
|
||||||
|
|
||||||
|
bt {
|
||||||
|
label = "blue:bt";
|
||||||
|
gpios = <&pm8998_gpio 5 GPIO_ACTIVE_HIGH>;
|
||||||
|
linux,default-trigger = "bluetooth-power";
|
||||||
|
default-state = "off";
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
lt9611_1v8: lt9611-vdd18-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "LT9611_1V8";
|
||||||
|
|
||||||
|
vin-supply = <&vdc_5v>;
|
||||||
|
regulator-min-microvolt = <1800000>;
|
||||||
|
regulator-max-microvolt = <1800000>;
|
||||||
|
|
||||||
|
gpio = <&tlmm 89 GPIO_ACTIVE_HIGH>;
|
||||||
|
enable-active-high;
|
||||||
|
};
|
||||||
|
|
||||||
|
lt9611_3v3: lt9611-3v3 {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "LT9611_3V3";
|
||||||
|
|
||||||
|
vin-supply = <&vdc_3v3>;
|
||||||
|
regulator-min-microvolt = <3300000>;
|
||||||
|
regulator-max-microvolt = <3300000>;
|
||||||
|
|
||||||
|
// TODO: make it possible to drive same GPIO from two clients
|
||||||
|
// gpio = <&tlmm 89 GPIO_ACTIVE_HIGH>;
|
||||||
|
// enable-active-high;
|
||||||
|
};
|
||||||
|
|
||||||
|
pcie0_1p05v: pcie-0-1p05v-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "PCIE0_1.05V";
|
||||||
|
|
||||||
|
vin-supply = <&vbat>;
|
||||||
|
regulator-min-microvolt = <1050000>;
|
||||||
|
regulator-max-microvolt = <1050000>;
|
||||||
|
|
||||||
|
// TODO: make it possible to drive same GPIO from two clients
|
||||||
|
// gpio = <&tlmm 90 GPIO_ACTIVE_HIGH>;
|
||||||
|
// enable-active-high;
|
||||||
|
};
|
||||||
|
|
||||||
|
pcie0_3p3v_dual: vldo-3v3-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "VLDO_3V3";
|
||||||
|
|
||||||
|
vin-supply = <&vbat>;
|
||||||
|
regulator-min-microvolt = <3300000>;
|
||||||
|
regulator-max-microvolt = <3300000>;
|
||||||
|
|
||||||
|
gpio = <&tlmm 90 GPIO_ACTIVE_HIGH>;
|
||||||
|
enable-active-high;
|
||||||
|
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&pcie0_pwren_state>;
|
||||||
|
};
|
||||||
|
|
||||||
|
v5p0_hdmiout: v5p0-hdmiout-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "V5P0_HDMIOUT";
|
||||||
|
|
||||||
|
vin-supply = <&vdc_5v>;
|
||||||
|
regulator-min-microvolt = <500000>;
|
||||||
|
regulator-max-microvolt = <500000>;
|
||||||
|
|
||||||
|
// TODO: make it possible to drive same GPIO from two clients
|
||||||
|
// gpio = <&tlmm 89 GPIO_ACTIVE_HIGH>;
|
||||||
|
// enable-active-high;
|
||||||
|
};
|
||||||
|
|
||||||
|
vbat: vbat-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "VBAT";
|
||||||
|
|
||||||
|
vin-supply = <&dc12v>;
|
||||||
|
regulator-min-microvolt = <4200000>;
|
||||||
|
regulator-max-microvolt = <4200000>;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
vbat_som: vbat-som-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "VBAT_SOM";
|
||||||
|
|
||||||
|
vin-supply = <&dc12v>;
|
||||||
|
regulator-min-microvolt = <4200000>;
|
||||||
|
regulator-max-microvolt = <4200000>;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
vdc_3v3: vdc-3v3-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "VDC_3V3";
|
||||||
|
vin-supply = <&dc12v>;
|
||||||
|
regulator-min-microvolt = <3300000>;
|
||||||
|
regulator-max-microvolt = <3300000>;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
vdc_5v: vdc-5v-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "VDC_5V";
|
||||||
|
|
||||||
|
vin-supply = <&dc12v>;
|
||||||
|
regulator-min-microvolt = <500000>;
|
||||||
|
regulator-max-microvolt = <500000>;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_s4a_1p8: vreg-s4a-1p8 {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "vreg_s4a_1p8";
|
||||||
|
|
||||||
|
regulator-min-microvolt = <1800000>;
|
||||||
|
regulator-max-microvolt = <1800000>;
|
||||||
|
regulator-always-on;
|
||||||
|
};
|
||||||
|
|
||||||
|
vph_pwr: vph-pwr-regulator {
|
||||||
|
compatible = "regulator-fixed";
|
||||||
|
regulator-name = "vph_pwr";
|
||||||
|
|
||||||
|
vin-supply = <&vbat_som>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&adsp_pas {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
firmware-name = "qcom/db845c/adsp.mdt";
|
||||||
|
};
|
||||||
|
|
||||||
|
&apps_rsc {
|
||||||
|
pm8998-rpmh-regulators {
|
||||||
|
compatible = "qcom,pm8998-rpmh-regulators";
|
||||||
|
qcom,pmic-id = "a";
|
||||||
|
vdd-s1-supply = <&vph_pwr>;
|
||||||
|
vdd-s2-supply = <&vph_pwr>;
|
||||||
|
vdd-s3-supply = <&vph_pwr>;
|
||||||
|
vdd-s4-supply = <&vph_pwr>;
|
||||||
|
vdd-s5-supply = <&vph_pwr>;
|
||||||
|
vdd-s6-supply = <&vph_pwr>;
|
||||||
|
vdd-s7-supply = <&vph_pwr>;
|
||||||
|
vdd-s8-supply = <&vph_pwr>;
|
||||||
|
vdd-s9-supply = <&vph_pwr>;
|
||||||
|
vdd-s10-supply = <&vph_pwr>;
|
||||||
|
vdd-s11-supply = <&vph_pwr>;
|
||||||
|
vdd-s12-supply = <&vph_pwr>;
|
||||||
|
vdd-s13-supply = <&vph_pwr>;
|
||||||
|
vdd-l1-l27-supply = <&vreg_s7a_1p025>;
|
||||||
|
vdd-l2-l8-l17-supply = <&vreg_s3a_1p35>;
|
||||||
|
vdd-l3-l11-supply = <&vreg_s7a_1p025>;
|
||||||
|
vdd-l4-l5-supply = <&vreg_s7a_1p025>;
|
||||||
|
vdd-l6-supply = <&vph_pwr>;
|
||||||
|
vdd-l7-l12-l14-l15-supply = <&vreg_s5a_2p04>;
|
||||||
|
vdd-l9-supply = <&vreg_bob>;
|
||||||
|
vdd-l10-l23-l25-supply = <&vreg_bob>;
|
||||||
|
vdd-l13-l19-l21-supply = <&vreg_bob>;
|
||||||
|
vdd-l16-l28-supply = <&vreg_bob>;
|
||||||
|
vdd-l18-l22-supply = <&vreg_bob>;
|
||||||
|
vdd-l20-l24-supply = <&vreg_bob>;
|
||||||
|
vdd-l26-supply = <&vreg_s3a_1p35>;
|
||||||
|
vin-lvs-1-2-supply = <&vreg_s4a_1p8>;
|
||||||
|
|
||||||
|
vreg_s3a_1p35: smps3 {
|
||||||
|
regulator-min-microvolt = <1352000>;
|
||||||
|
regulator-max-microvolt = <1352000>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_s5a_2p04: smps5 {
|
||||||
|
regulator-min-microvolt = <1904000>;
|
||||||
|
regulator-max-microvolt = <2040000>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_s7a_1p025: smps7 {
|
||||||
|
regulator-min-microvolt = <900000>;
|
||||||
|
regulator-max-microvolt = <1028000>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l1a_0p875: ldo1 {
|
||||||
|
regulator-min-microvolt = <880000>;
|
||||||
|
regulator-max-microvolt = <880000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l5a_0p8: ldo5 {
|
||||||
|
regulator-min-microvolt = <800000>;
|
||||||
|
regulator-max-microvolt = <800000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l12a_1p8: ldo12 {
|
||||||
|
regulator-min-microvolt = <1800000>;
|
||||||
|
regulator-max-microvolt = <1800000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l7a_1p8: ldo7 {
|
||||||
|
regulator-min-microvolt = <1800000>;
|
||||||
|
regulator-max-microvolt = <1800000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l13a_2p95: ldo13 {
|
||||||
|
regulator-min-microvolt = <1800000>;
|
||||||
|
regulator-max-microvolt = <2960000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l17a_1p3: ldo17 {
|
||||||
|
regulator-min-microvolt = <1304000>;
|
||||||
|
regulator-max-microvolt = <1304000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l20a_2p95: ldo20 {
|
||||||
|
regulator-min-microvolt = <2960000>;
|
||||||
|
regulator-max-microvolt = <2968000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l21a_2p95: ldo21 {
|
||||||
|
regulator-min-microvolt = <2960000>;
|
||||||
|
regulator-max-microvolt = <2968000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l24a_3p075: ldo24 {
|
||||||
|
regulator-min-microvolt = <3088000>;
|
||||||
|
regulator-max-microvolt = <3088000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l25a_3p3: ldo25 {
|
||||||
|
regulator-min-microvolt = <3300000>;
|
||||||
|
regulator-max-microvolt = <3312000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
vreg_l26a_1p2: ldo26 {
|
||||||
|
regulator-min-microvolt = <1200000>;
|
||||||
|
regulator-max-microvolt = <1200000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_HPM>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
pmi8998-rpmh-regulators {
|
||||||
|
compatible = "qcom,pmi8998-rpmh-regulators";
|
||||||
|
qcom,pmic-id = "b";
|
||||||
|
|
||||||
|
vdd-bob-supply = <&vph_pwr>;
|
||||||
|
|
||||||
|
vreg_bob: bob {
|
||||||
|
regulator-min-microvolt = <3312000>;
|
||||||
|
regulator-max-microvolt = <3600000>;
|
||||||
|
regulator-initial-mode = <RPMH_REGULATOR_MODE_AUTO>;
|
||||||
|
regulator-allow-bypass;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&cdsp_pas {
|
||||||
|
status = "okay";
|
||||||
|
firmware-name = "qcom/db845c/cdsp.mdt";
|
||||||
|
};
|
||||||
|
|
||||||
|
&gcc {
|
||||||
|
protected-clocks = <GCC_QSPI_CORE_CLK>,
|
||||||
|
<GCC_QSPI_CORE_CLK_SRC>,
|
||||||
|
<GCC_QSPI_CNOC_PERIPH_AHB_CLK>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&pm8998_gpio {
|
||||||
|
vol_up_pin_a: vol-up-active {
|
||||||
|
pins = "gpio6";
|
||||||
|
function = "normal";
|
||||||
|
input-enable;
|
||||||
|
bias-pull-up;
|
||||||
|
qcom,drive-strength = <PMIC_GPIO_STRENGTH_NO>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&pm8998_pon {
|
||||||
|
resin {
|
||||||
|
compatible = "qcom,pm8941-resin";
|
||||||
|
interrupts = <0x0 0x8 1 IRQ_TYPE_EDGE_BOTH>;
|
||||||
|
debounce = <15625>;
|
||||||
|
bias-pull-up;
|
||||||
|
linux,code = <KEY_VOLUMEDOWN>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&qupv3_id_0 {
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&qupv3_id_1 {
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&sdhc_2 {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
pinctrl-names = "default";
|
||||||
|
pinctrl-0 = <&sdc2_default_state &sdc2_card_det_n>;
|
||||||
|
|
||||||
|
vmmc-supply = <&vreg_l21a_2p95>;
|
||||||
|
vqmmc-supply = <&vreg_l13a_2p95>;
|
||||||
|
|
||||||
|
bus-width = <4>;
|
||||||
|
cd-gpios = <&tlmm 126 GPIO_ACTIVE_LOW>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&tlmm {
|
||||||
|
pcie0_pwren_state: pcie0-pwren {
|
||||||
|
pins = "gpio90";
|
||||||
|
function = "gpio";
|
||||||
|
|
||||||
|
drive-strength = <2>;
|
||||||
|
bias-disable;
|
||||||
|
};
|
||||||
|
|
||||||
|
sdc2_default_state: sdc2-default {
|
||||||
|
clk {
|
||||||
|
pins = "sdc2_clk";
|
||||||
|
bias-disable;
|
||||||
|
|
||||||
|
/*
|
||||||
|
* It seems that mmc_test reports errors if drive
|
||||||
|
* strength is not 16 on clk, cmd, and data pins.
|
||||||
|
*/
|
||||||
|
drive-strength = <16>;
|
||||||
|
};
|
||||||
|
|
||||||
|
cmd {
|
||||||
|
pins = "sdc2_cmd";
|
||||||
|
bias-pull-up;
|
||||||
|
drive-strength = <10>;
|
||||||
|
};
|
||||||
|
|
||||||
|
data {
|
||||||
|
pins = "sdc2_data";
|
||||||
|
bias-pull-up;
|
||||||
|
drive-strength = <10>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
sdc2_card_det_n: sd-card-det-n {
|
||||||
|
pins = "gpio126";
|
||||||
|
function = "gpio";
|
||||||
|
bias-pull-up;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&uart6 {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
bluetooth {
|
||||||
|
compatible = "qcom,wcn3990-bt";
|
||||||
|
|
||||||
|
vddio-supply = <&vreg_s4a_1p8>;
|
||||||
|
vddxo-supply = <&vreg_l7a_1p8>;
|
||||||
|
vddrf-supply = <&vreg_l17a_1p3>;
|
||||||
|
vddch0-supply = <&vreg_l25a_3p3>;
|
||||||
|
max-speed = <3200000>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&uart9 {
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&usb_1 {
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&usb_1_dwc3 {
|
||||||
|
dr_mode = "peripheral";
|
||||||
|
};
|
||||||
|
|
||||||
|
&usb_1_hsphy {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
vdd-supply = <&vreg_l1a_0p875>;
|
||||||
|
vdda-pll-supply = <&vreg_l12a_1p8>;
|
||||||
|
vdda-phy-dpdm-supply = <&vreg_l24a_3p075>;
|
||||||
|
|
||||||
|
qcom,imp-res-offset-value = <8>;
|
||||||
|
qcom,hstx-trim-value = <QUSB2_V2_HSTX_TRIM_21_6_MA>;
|
||||||
|
qcom,preemphasis-level = <QUSB2_V2_PREEMPHASIS_5_PERCENT>;
|
||||||
|
qcom,preemphasis-width = <QUSB2_V2_PREEMPHASIS_WIDTH_HALF_BIT>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&usb_1_qmpphy {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
vdda-phy-supply = <&vreg_l26a_1p2>;
|
||||||
|
vdda-pll-supply = <&vreg_l1a_0p875>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&usb_2 {
|
||||||
|
status = "okay";
|
||||||
|
};
|
||||||
|
|
||||||
|
&usb_2_dwc3 {
|
||||||
|
dr_mode = "host";
|
||||||
|
};
|
||||||
|
|
||||||
|
&usb_2_hsphy {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
vdd-supply = <&vreg_l1a_0p875>;
|
||||||
|
vdda-pll-supply = <&vreg_l12a_1p8>;
|
||||||
|
vdda-phy-dpdm-supply = <&vreg_l24a_3p075>;
|
||||||
|
|
||||||
|
qcom,imp-res-offset-value = <8>;
|
||||||
|
qcom,hstx-trim-value = <QUSB2_V2_HSTX_TRIM_22_8_MA>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&usb_2_qmpphy {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
vdda-phy-supply = <&vreg_l26a_1p2>;
|
||||||
|
vdda-pll-supply = <&vreg_l1a_0p875>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&ufs_mem_hc {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
vcc-supply = <&vreg_l20a_2p95>;
|
||||||
|
vcc-max-microamp = <800000>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&ufs_mem_phy {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
vdda-phy-supply = <&vreg_l1a_0p875>;
|
||||||
|
vdda-pll-supply = <&vreg_l26a_1p2>;
|
||||||
|
};
|
||||||
|
|
||||||
|
&wifi {
|
||||||
|
status = "okay";
|
||||||
|
|
||||||
|
vdd-0.8-cx-mx-supply = <&vreg_l5a_0p8>;
|
||||||
|
vdd-1.8-xo-supply = <&vreg_l7a_1p8>;
|
||||||
|
vdd-1.3-rfa-supply = <&vreg_l17a_1p3>;
|
||||||
|
vdd-3.3-ch0-supply = <&vreg_l25a_3p3>;
|
||||||
|
};
|
||||||
|
|
||||||
|
/* PINCTRL - additions to nodes defined in sdm845.dtsi */
|
||||||
|
|
||||||
|
&qup_uart6_default {
|
||||||
|
pinmux {
|
||||||
|
pins = "gpio45", "gpio46", "gpio47", "gpio48";
|
||||||
|
function = "qup6";
|
||||||
|
};
|
||||||
|
|
||||||
|
cts {
|
||||||
|
pins = "gpio45";
|
||||||
|
bias-disable;
|
||||||
|
};
|
||||||
|
|
||||||
|
rts-tx {
|
||||||
|
pins = "gpio46", "gpio47";
|
||||||
|
drive-strength = <2>;
|
||||||
|
bias-disable;
|
||||||
|
};
|
||||||
|
|
||||||
|
rx {
|
||||||
|
pins = "gpio48";
|
||||||
|
bias-pull-up;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
&qup_uart9_default {
|
||||||
|
pinconf-tx {
|
||||||
|
pins = "gpio4";
|
||||||
|
drive-strength = <2>;
|
||||||
|
bias-disable;
|
||||||
|
};
|
||||||
|
|
||||||
|
pinconf-rx {
|
||||||
|
pins = "gpio5";
|
||||||
|
drive-strength = <2>;
|
||||||
|
bias-pull-up;
|
||||||
|
};
|
||||||
|
};
|
||||||
@ -404,8 +404,8 @@
|
|||||||
};
|
};
|
||||||
|
|
||||||
&usb_1_dwc3 {
|
&usb_1_dwc3 {
|
||||||
/* Until we have Type C hooked up we'll force this as host. */
|
/* Until we have Type C hooked up we'll force this as peripheral. */
|
||||||
dr_mode = "host";
|
dr_mode = "peripheral";
|
||||||
};
|
};
|
||||||
|
|
||||||
&usb_1_hsphy {
|
&usb_1_hsphy {
|
||||||
|
|||||||
@ -190,6 +190,9 @@
|
|||||||
compatible = "qcom,kryo385";
|
compatible = "qcom,kryo385";
|
||||||
reg = <0x0 0x0>;
|
reg = <0x0 0x0>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&LITTLE_CPU_SLEEP_0
|
||||||
|
&LITTLE_CPU_SLEEP_1
|
||||||
|
&CLUSTER_SLEEP_0>;
|
||||||
capacity-dmips-mhz = <607>;
|
capacity-dmips-mhz = <607>;
|
||||||
qcom,freq-domain = <&cpufreq_hw 0>;
|
qcom,freq-domain = <&cpufreq_hw 0>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
@ -208,6 +211,9 @@
|
|||||||
compatible = "qcom,kryo385";
|
compatible = "qcom,kryo385";
|
||||||
reg = <0x0 0x100>;
|
reg = <0x0 0x100>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&LITTLE_CPU_SLEEP_0
|
||||||
|
&LITTLE_CPU_SLEEP_1
|
||||||
|
&CLUSTER_SLEEP_0>;
|
||||||
capacity-dmips-mhz = <607>;
|
capacity-dmips-mhz = <607>;
|
||||||
qcom,freq-domain = <&cpufreq_hw 0>;
|
qcom,freq-domain = <&cpufreq_hw 0>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
@ -223,6 +229,9 @@
|
|||||||
compatible = "qcom,kryo385";
|
compatible = "qcom,kryo385";
|
||||||
reg = <0x0 0x200>;
|
reg = <0x0 0x200>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&LITTLE_CPU_SLEEP_0
|
||||||
|
&LITTLE_CPU_SLEEP_1
|
||||||
|
&CLUSTER_SLEEP_0>;
|
||||||
capacity-dmips-mhz = <607>;
|
capacity-dmips-mhz = <607>;
|
||||||
qcom,freq-domain = <&cpufreq_hw 0>;
|
qcom,freq-domain = <&cpufreq_hw 0>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
@ -238,6 +247,9 @@
|
|||||||
compatible = "qcom,kryo385";
|
compatible = "qcom,kryo385";
|
||||||
reg = <0x0 0x300>;
|
reg = <0x0 0x300>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
|
cpu-idle-states = <&LITTLE_CPU_SLEEP_0
|
||||||
|
&LITTLE_CPU_SLEEP_1
|
||||||
|
&CLUSTER_SLEEP_0>;
|
||||||
capacity-dmips-mhz = <607>;
|
capacity-dmips-mhz = <607>;
|
||||||
qcom,freq-domain = <&cpufreq_hw 0>;
|
qcom,freq-domain = <&cpufreq_hw 0>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
@ -254,6 +266,9 @@
|
|||||||
reg = <0x0 0x400>;
|
reg = <0x0 0x400>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
capacity-dmips-mhz = <1024>;
|
capacity-dmips-mhz = <1024>;
|
||||||
|
cpu-idle-states = <&BIG_CPU_SLEEP_0
|
||||||
|
&BIG_CPU_SLEEP_1
|
||||||
|
&CLUSTER_SLEEP_0>;
|
||||||
qcom,freq-domain = <&cpufreq_hw 1>;
|
qcom,freq-domain = <&cpufreq_hw 1>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
next-level-cache = <&L2_400>;
|
next-level-cache = <&L2_400>;
|
||||||
@ -269,6 +284,9 @@
|
|||||||
reg = <0x0 0x500>;
|
reg = <0x0 0x500>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
capacity-dmips-mhz = <1024>;
|
capacity-dmips-mhz = <1024>;
|
||||||
|
cpu-idle-states = <&BIG_CPU_SLEEP_0
|
||||||
|
&BIG_CPU_SLEEP_1
|
||||||
|
&CLUSTER_SLEEP_0>;
|
||||||
qcom,freq-domain = <&cpufreq_hw 1>;
|
qcom,freq-domain = <&cpufreq_hw 1>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
next-level-cache = <&L2_500>;
|
next-level-cache = <&L2_500>;
|
||||||
@ -284,6 +302,9 @@
|
|||||||
reg = <0x0 0x600>;
|
reg = <0x0 0x600>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
capacity-dmips-mhz = <1024>;
|
capacity-dmips-mhz = <1024>;
|
||||||
|
cpu-idle-states = <&BIG_CPU_SLEEP_0
|
||||||
|
&BIG_CPU_SLEEP_1
|
||||||
|
&CLUSTER_SLEEP_0>;
|
||||||
qcom,freq-domain = <&cpufreq_hw 1>;
|
qcom,freq-domain = <&cpufreq_hw 1>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
next-level-cache = <&L2_600>;
|
next-level-cache = <&L2_600>;
|
||||||
@ -299,6 +320,9 @@
|
|||||||
reg = <0x0 0x700>;
|
reg = <0x0 0x700>;
|
||||||
enable-method = "psci";
|
enable-method = "psci";
|
||||||
capacity-dmips-mhz = <1024>;
|
capacity-dmips-mhz = <1024>;
|
||||||
|
cpu-idle-states = <&BIG_CPU_SLEEP_0
|
||||||
|
&BIG_CPU_SLEEP_1
|
||||||
|
&CLUSTER_SLEEP_0>;
|
||||||
qcom,freq-domain = <&cpufreq_hw 1>;
|
qcom,freq-domain = <&cpufreq_hw 1>;
|
||||||
#cooling-cells = <2>;
|
#cooling-cells = <2>;
|
||||||
next-level-cache = <&L2_700>;
|
next-level-cache = <&L2_700>;
|
||||||
@ -325,26 +349,78 @@
|
|||||||
core3 {
|
core3 {
|
||||||
cpu = <&CPU3>;
|
cpu = <&CPU3>;
|
||||||
};
|
};
|
||||||
};
|
|
||||||
|
|
||||||
cluster1 {
|
core4 {
|
||||||
core0 {
|
|
||||||
cpu = <&CPU4>;
|
cpu = <&CPU4>;
|
||||||
};
|
};
|
||||||
|
|
||||||
core1 {
|
core5 {
|
||||||
cpu = <&CPU5>;
|
cpu = <&CPU5>;
|
||||||
};
|
};
|
||||||
|
|
||||||
core2 {
|
core6 {
|
||||||
cpu = <&CPU6>;
|
cpu = <&CPU6>;
|
||||||
};
|
};
|
||||||
|
|
||||||
core3 {
|
core7 {
|
||||||
cpu = <&CPU7>;
|
cpu = <&CPU7>;
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
idle-states {
|
||||||
|
entry-method = "psci";
|
||||||
|
|
||||||
|
LITTLE_CPU_SLEEP_0: cpu-sleep-0-0 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "little-power-down";
|
||||||
|
arm,psci-suspend-param = <0x40000003>;
|
||||||
|
entry-latency-us = <350>;
|
||||||
|
exit-latency-us = <461>;
|
||||||
|
min-residency-us = <1890>;
|
||||||
|
local-timer-stop;
|
||||||
|
};
|
||||||
|
|
||||||
|
LITTLE_CPU_SLEEP_1: cpu-sleep-0-1 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "little-rail-power-down";
|
||||||
|
arm,psci-suspend-param = <0x40000004>;
|
||||||
|
entry-latency-us = <360>;
|
||||||
|
exit-latency-us = <531>;
|
||||||
|
min-residency-us = <3934>;
|
||||||
|
local-timer-stop;
|
||||||
|
};
|
||||||
|
|
||||||
|
BIG_CPU_SLEEP_0: cpu-sleep-1-0 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "big-power-down";
|
||||||
|
arm,psci-suspend-param = <0x40000003>;
|
||||||
|
entry-latency-us = <264>;
|
||||||
|
exit-latency-us = <621>;
|
||||||
|
min-residency-us = <952>;
|
||||||
|
local-timer-stop;
|
||||||
|
};
|
||||||
|
|
||||||
|
BIG_CPU_SLEEP_1: cpu-sleep-1-1 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "big-rail-power-down";
|
||||||
|
arm,psci-suspend-param = <0x40000004>;
|
||||||
|
entry-latency-us = <702>;
|
||||||
|
exit-latency-us = <1061>;
|
||||||
|
min-residency-us = <4488>;
|
||||||
|
local-timer-stop;
|
||||||
|
};
|
||||||
|
|
||||||
|
CLUSTER_SLEEP_0: cluster-sleep-0 {
|
||||||
|
compatible = "arm,idle-state";
|
||||||
|
idle-state-name = "cluster-power-down";
|
||||||
|
arm,psci-suspend-param = <0x400000F4>;
|
||||||
|
entry-latency-us = <3263>;
|
||||||
|
exit-latency-us = <6562>;
|
||||||
|
min-residency-us = <9987>;
|
||||||
|
local-timer-stop;
|
||||||
|
};
|
||||||
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
pmu {
|
pmu {
|
||||||
@ -1671,6 +1747,64 @@
|
|||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
mss_pil: remoteproc@4080000 {
|
||||||
|
compatible = "qcom,sdm845-mss-pil";
|
||||||
|
reg = <0 0x04080000 0 0x408>, <0 0x04180000 0 0x48>;
|
||||||
|
reg-names = "qdsp6", "rmb";
|
||||||
|
|
||||||
|
interrupts-extended =
|
||||||
|
<&intc GIC_SPI 266 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&modem_smp2p_in 0 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&modem_smp2p_in 1 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&modem_smp2p_in 2 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&modem_smp2p_in 3 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<&modem_smp2p_in 7 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
interrupt-names = "wdog", "fatal", "ready",
|
||||||
|
"handover", "stop-ack",
|
||||||
|
"shutdown-ack";
|
||||||
|
|
||||||
|
clocks = <&gcc GCC_MSS_CFG_AHB_CLK>,
|
||||||
|
<&gcc GCC_MSS_Q6_MEMNOC_AXI_CLK>,
|
||||||
|
<&gcc GCC_BOOT_ROM_AHB_CLK>,
|
||||||
|
<&gcc GCC_MSS_GPLL0_DIV_CLK_SRC>,
|
||||||
|
<&gcc GCC_MSS_SNOC_AXI_CLK>,
|
||||||
|
<&gcc GCC_MSS_MFAB_AXIS_CLK>,
|
||||||
|
<&gcc GCC_PRNG_AHB_CLK>,
|
||||||
|
<&rpmhcc RPMH_CXO_CLK>;
|
||||||
|
clock-names = "iface", "bus", "mem", "gpll0_mss",
|
||||||
|
"snoc_axi", "mnoc_axi", "prng", "xo";
|
||||||
|
|
||||||
|
qcom,smem-states = <&modem_smp2p_out 0>;
|
||||||
|
qcom,smem-state-names = "stop";
|
||||||
|
|
||||||
|
resets = <&aoss_reset AOSS_CC_MSS_RESTART>,
|
||||||
|
<&pdc_reset PDC_MODEM_SYNC_RESET>;
|
||||||
|
reset-names = "mss_restart", "pdc_reset";
|
||||||
|
|
||||||
|
qcom,halt-regs = <&tcsr_mutex_regs 0x23000 0x25000 0x24000>;
|
||||||
|
|
||||||
|
power-domains = <&aoss_qmp 2>,
|
||||||
|
<&rpmhpd SDM845_CX>,
|
||||||
|
<&rpmhpd SDM845_MX>,
|
||||||
|
<&rpmhpd SDM845_MSS>;
|
||||||
|
power-domain-names = "load_state", "cx", "mx", "mss";
|
||||||
|
|
||||||
|
mba {
|
||||||
|
memory-region = <&mba_region>;
|
||||||
|
};
|
||||||
|
|
||||||
|
mpss {
|
||||||
|
memory-region = <&mpss_region>;
|
||||||
|
};
|
||||||
|
|
||||||
|
glink-edge {
|
||||||
|
interrupts = <GIC_SPI 449 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
label = "modem";
|
||||||
|
qcom,remote-pid = <1>;
|
||||||
|
mboxes = <&apss_shared 12>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
gpucc: clock-controller@5090000 {
|
gpucc: clock-controller@5090000 {
|
||||||
compatible = "qcom,sdm845-gpucc";
|
compatible = "qcom,sdm845-gpucc";
|
||||||
reg = <0 0x05090000 0 0x9000>;
|
reg = <0 0x05090000 0 0x9000>;
|
||||||
@ -2106,6 +2240,133 @@
|
|||||||
};
|
};
|
||||||
};
|
};
|
||||||
|
|
||||||
|
gpu@5000000 {
|
||||||
|
compatible = "qcom,adreno-630.2", "qcom,adreno";
|
||||||
|
#stream-id-cells = <16>;
|
||||||
|
|
||||||
|
reg = <0 0x5000000 0 0x40000>, <0 0x509e000 0 0x10>;
|
||||||
|
reg-names = "kgsl_3d0_reg_memory", "cx_mem";
|
||||||
|
|
||||||
|
/*
|
||||||
|
* Look ma, no clocks! The GPU clocks and power are
|
||||||
|
* controlled entirely by the GMU
|
||||||
|
*/
|
||||||
|
|
||||||
|
interrupts = <GIC_SPI 300 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
|
||||||
|
iommus = <&adreno_smmu 0>;
|
||||||
|
|
||||||
|
operating-points-v2 = <&gpu_opp_table>;
|
||||||
|
|
||||||
|
qcom,gmu = <&gmu>;
|
||||||
|
|
||||||
|
zap-shader {
|
||||||
|
memory-region = <&gpu_mem>;
|
||||||
|
};
|
||||||
|
|
||||||
|
gpu_opp_table: opp-table {
|
||||||
|
compatible = "operating-points-v2";
|
||||||
|
|
||||||
|
opp-710000000 {
|
||||||
|
opp-hz = /bits/ 64 <710000000>;
|
||||||
|
opp-level = <RPMH_REGULATOR_LEVEL_TURBO_L1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-675000000 {
|
||||||
|
opp-hz = /bits/ 64 <675000000>;
|
||||||
|
opp-level = <RPMH_REGULATOR_LEVEL_TURBO>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-596000000 {
|
||||||
|
opp-hz = /bits/ 64 <596000000>;
|
||||||
|
opp-level = <RPMH_REGULATOR_LEVEL_NOM_L1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-520000000 {
|
||||||
|
opp-hz = /bits/ 64 <520000000>;
|
||||||
|
opp-level = <RPMH_REGULATOR_LEVEL_NOM>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-414000000 {
|
||||||
|
opp-hz = /bits/ 64 <414000000>;
|
||||||
|
opp-level = <RPMH_REGULATOR_LEVEL_SVS_L1>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-342000000 {
|
||||||
|
opp-hz = /bits/ 64 <342000000>;
|
||||||
|
opp-level = <RPMH_REGULATOR_LEVEL_SVS>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-257000000 {
|
||||||
|
opp-hz = /bits/ 64 <257000000>;
|
||||||
|
opp-level = <RPMH_REGULATOR_LEVEL_LOW_SVS>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
|
adreno_smmu: iommu@5040000 {
|
||||||
|
compatible = "qcom,sdm845-smmu-v2", "qcom,smmu-v2";
|
||||||
|
reg = <0 0x5040000 0 0x10000>;
|
||||||
|
#iommu-cells = <1>;
|
||||||
|
#global-interrupts = <2>;
|
||||||
|
interrupts = <GIC_SPI 229 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<GIC_SPI 231 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<GIC_SPI 364 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 365 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 366 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 367 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 368 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 369 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 370 IRQ_TYPE_EDGE_RISING>,
|
||||||
|
<GIC_SPI 371 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
clocks = <&gcc GCC_GPU_MEMNOC_GFX_CLK>,
|
||||||
|
<&gcc GCC_GPU_CFG_AHB_CLK>;
|
||||||
|
clock-names = "bus", "iface";
|
||||||
|
|
||||||
|
power-domains = <&gpucc GPU_CX_GDSC>;
|
||||||
|
};
|
||||||
|
|
||||||
|
gmu: gmu@506a000 {
|
||||||
|
compatible="qcom,adreno-gmu-630.2", "qcom,adreno-gmu";
|
||||||
|
|
||||||
|
reg = <0 0x506a000 0 0x30000>,
|
||||||
|
<0 0xb280000 0 0x10000>,
|
||||||
|
<0 0xb480000 0 0x10000>;
|
||||||
|
reg-names = "gmu", "gmu_pdc", "gmu_pdc_seq";
|
||||||
|
|
||||||
|
interrupts = <GIC_SPI 304 IRQ_TYPE_LEVEL_HIGH>,
|
||||||
|
<GIC_SPI 305 IRQ_TYPE_LEVEL_HIGH>;
|
||||||
|
interrupt-names = "hfi", "gmu";
|
||||||
|
|
||||||
|
clocks = <&gpucc GPU_CC_CX_GMU_CLK>,
|
||||||
|
<&gpucc GPU_CC_CXO_CLK>,
|
||||||
|
<&gcc GCC_DDRSS_GPU_AXI_CLK>,
|
||||||
|
<&gcc GCC_GPU_MEMNOC_GFX_CLK>;
|
||||||
|
clock-names = "gmu", "cxo", "axi", "memnoc";
|
||||||
|
|
||||||
|
power-domains = <&gpucc GPU_CX_GDSC>,
|
||||||
|
<&gpucc GPU_GX_GDSC>;
|
||||||
|
power-domain-names = "cx", "gx";
|
||||||
|
|
||||||
|
iommus = <&adreno_smmu 5>;
|
||||||
|
|
||||||
|
operating-points-v2 = <&gmu_opp_table>;
|
||||||
|
|
||||||
|
gmu_opp_table: opp-table {
|
||||||
|
compatible = "operating-points-v2";
|
||||||
|
|
||||||
|
opp-400000000 {
|
||||||
|
opp-hz = /bits/ 64 <400000000>;
|
||||||
|
opp-level = <RPMH_REGULATOR_LEVEL_SVS>;
|
||||||
|
};
|
||||||
|
|
||||||
|
opp-200000000 {
|
||||||
|
opp-hz = /bits/ 64 <200000000>;
|
||||||
|
opp-level = <RPMH_REGULATOR_LEVEL_MIN_SVS>;
|
||||||
|
};
|
||||||
|
};
|
||||||
|
};
|
||||||
|
|
||||||
dispcc: clock-controller@af00000 {
|
dispcc: clock-controller@af00000 {
|
||||||
compatible = "qcom,sdm845-dispcc";
|
compatible = "qcom,sdm845-dispcc";
|
||||||
reg = <0 0x0af00000 0 0x10000>;
|
reg = <0 0x0af00000 0 0x10000>;
|
||||||
@ -2142,6 +2403,16 @@
|
|||||||
#reset-cells = <1>;
|
#reset-cells = <1>;
|
||||||
};
|
};
|
||||||
|
|
||||||
|
aoss_qmp: qmp@c300000 {
|
||||||
|
compatible = "qcom,sdm845-aoss-qmp";
|
||||||
|
reg = <0 0x0c300000 0 0x100000>;
|
||||||
|
interrupts = <GIC_SPI 389 IRQ_TYPE_EDGE_RISING>;
|
||||||
|
mboxes = <&apss_shared 0>;
|
||||||
|
|
||||||
|
#clock-cells = <0>;
|
||||||
|
#power-domain-cells = <1>;
|
||||||
|
};
|
||||||
|
|
||||||
spmi_bus: spmi@c440000 {
|
spmi_bus: spmi@c440000 {
|
||||||
compatible = "qcom,spmi-pmic-arb";
|
compatible = "qcom,spmi-pmic-arb";
|
||||||
reg = <0 0x0c440000 0 0x1100>,
|
reg = <0 0x0c440000 0 0x1100>,
|
||||||
|
|||||||
Loading…
Reference in New Issue
Block a user