Jack Xiao 7f95167ce1 drm/amdgpu: refine the PTE encoding of PRT for navi10
Due to GCR change from navi10, the PTE encoding of PRT
needs change VSCTL = 01111 (was 0XX1X).

Signed-off-by: Jack Xiao <Jack.Xiao@amd.com>
Reviewed-by: Hawking Zhang <Hawking.Zhang@amd.com>
Signed-off-by: Alex Deucher <alexander.deucher@amd.com>
2019-06-20 21:35:29 -05:00
..
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-06-11 10:08:49 +02:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 09:26:52 +10:00
2019-05-28 08:59:11 +10:00
2019-05-26 13:42:23 +02:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 17:14:53 +02:00
2019-05-28 08:59:11 +10:00
2019-05-31 10:39:34 -05:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-28 08:59:11 +10:00
2019-05-27 18:07:03 +02:00
2019-05-28 09:26:52 +10:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-06 16:00:48 +03:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00
2019-05-27 18:07:03 +02:00