Dmitry Osipenko ea141d5819 clk: tegra20: Correct PLL_C_OUT1 setup
PLL_C_OUT_1 can't produce 216 MHz defined in the init_table. Let's
set it to 240 MHz and explicitly specify HCLK rate for consistency.

Signed-off-by: Dmitry Osipenko <digetx@gmail.com>
Acked-by: Peter De Schrijver <pdeschrijver@nvidia.com>
Signed-off-by: Thierry Reding <treding@nvidia.com>
2018-03-12 13:59:05 +01:00
..
2018-02-06 09:59:40 -08:00
2018-02-01 16:35:31 -08:00
2018-02-02 10:01:04 -08:00
2018-02-10 13:16:35 -08:00
2018-02-06 09:59:40 -08:00
2018-02-08 12:03:54 -08:00
2018-02-06 09:59:40 -08:00
2018-02-01 16:35:31 -08:00
2018-02-09 19:32:41 -08:00
2018-01-31 11:32:27 -08:00
2018-02-01 10:31:17 -08:00
2018-02-04 11:16:35 -08:00
2018-02-06 09:59:40 -08:00
2018-02-01 09:40:49 -08:00
2018-01-30 12:25:59 +00:00
2018-02-05 10:07:40 -08:00
2018-02-06 09:59:40 -08:00
2018-02-01 16:35:31 -08:00
2018-01-22 16:45:26 +01:00
2018-02-09 19:32:41 -08:00
2018-02-01 10:31:17 -08:00
2018-02-06 09:59:40 -08:00