Weiyi Lu f72595cf44 clk: mediatek: update clock driver of MT2712
According to ECO design change,
1. add new clock mux data and change some
2. add new clock gate data and clock factor data
3. change status register offset of infra subsystem

Signed-off-by: Weiyi Lu <weiyi.lu@mediatek.com>
Signed-off-by: Stephen Boyd <sboyd@kernel.org>
2018-03-19 14:37:40 -07:00
..
2018-02-06 09:59:40 -08:00
2018-02-01 16:35:31 -08:00
2018-02-02 10:01:04 -08:00
2018-02-10 13:16:35 -08:00
2018-02-06 09:59:40 -08:00
2018-02-08 12:03:54 -08:00
2018-02-06 09:59:40 -08:00
2018-02-01 16:35:31 -08:00
2018-02-09 19:32:41 -08:00
2018-01-31 11:32:27 -08:00
2018-02-01 10:31:17 -08:00
2018-02-04 11:16:35 -08:00
2018-02-06 09:59:40 -08:00
2018-02-01 09:40:49 -08:00
2018-01-30 12:25:59 +00:00
2018-02-05 10:07:40 -08:00
2018-02-06 09:59:40 -08:00
2018-02-01 16:35:31 -08:00
2018-01-22 16:45:26 +01:00
2018-02-09 19:32:41 -08:00
2018-02-01 10:31:17 -08:00
2018-02-06 09:59:40 -08:00