Marcel Ziswiler 94c3847dc5 ARM: tegra: apalis-tk1: get rid of fake clocks simple bus
Get rid of the fake clocks simple bus and use node names as per the
actual schematics.

Signed-off-by: Marcel Ziswiler <marcel.ziswiler@toradex.com>
Signed-off-by: Thierry Reding <treding@nvidia.com>
2018-09-26 16:50:39 +02:00
..
2018-06-20 11:50:28 +02:00
2017-10-30 14:10:39 +01:00
2018-06-20 11:50:28 +02:00
2018-06-20 11:50:28 +02:00
2018-06-26 16:22:38 +05:30
2018-06-26 16:22:38 +05:30
2018-06-26 16:22:38 +05:30
2018-06-11 17:57:38 -07:00
2017-11-16 15:48:26 -08:00
2018-08-23 14:02:22 -07:00
2018-07-10 04:05:30 -07:00
2018-05-12 13:27:24 +02:00
2018-05-12 13:27:24 +02:00
2018-05-12 13:27:24 +02:00
2018-05-12 13:27:24 +02:00
2018-07-21 14:55:45 -07:00
2018-08-23 14:02:22 -07:00
2018-07-21 14:55:45 -07:00
2018-07-21 14:55:45 -07:00
2018-05-25 13:52:34 -07:00
2018-08-23 14:02:22 -07:00
2018-07-12 09:50:29 +08:00
2018-06-20 11:50:28 +02:00
2018-01-11 18:07:19 -08:00
2018-01-11 18:07:19 -08:00
2018-07-24 14:52:44 +02:00
2018-07-26 00:02:45 -07:00